设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › 求助大佬在virtuoso中sar adc仿真遇到的问题 输出波形混 ...
返回列表 发新帖
查看: 774|回复: 4

[求助] 求助大佬在virtuoso中sar adc仿真遇到的问题 输出波形混乱

[复制链接]
谁都bu认识
发表于 2024-3-3 20:44:07 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
如题 我在virtuoso中搭建了如图所示的电路图


在对其电容阵列的输出画图时发现波形不太对劲，最后的输出结果也有问题 我怀疑是cdac的原因，输出如图

照理论来说，输出波形应该是如图所示，不知道这个原因是我哪一步没做好

最近毕设在学习sar adc，量化步骤都理解了，但是仿真出来是错误的波形就很无奈
图片应该都在附件中上传了 请大佬帮忙看看

正确波形

正确波形

我仿出来的波形

我仿出来的波形

电路原理图

电路原理图
回复

举报

ChenCH_FST
发表于 2024-3-4 09:54:31 | 显示全部楼层
可以检查下，看看是不是积分器的共模工作点不对导致的问题
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

778084265
发表于 2024-3-4 19:37:45 | 显示全部楼层
这波形太抽象了，单独看一次转换的过程，依照正确的转换过程一点一点排查波形定位一下错误吧
回复 支持 反对

举报

Q2813386371
发表于 2024-3-18 16:08:00 | 显示全部楼层
可能是时序的问题，建议查看每bit做切换时开关时序是不是非交叠的，每bit切换顺序是否正确，看起来最后一次切换的权重挺大的……
回复 支持 反对

举报

谁都bu认识
 楼主| 发表于 2024-3-18 18:14:27 | 显示全部楼层


Q2813386371 发表于 2024-3-18 16:08
可能是时序的问题，建议查看每bit做切换时开关时序是不是非交叠的，每bit切换顺序是否正确，看起来最后一次 ...


是的是的 这个问题在我查看时序后已经解决了
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 18:07 , Processed in 0.018410 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表