在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1369|回复: 10

[原创] 《SystemVerilog数字集成电路功能验证》课件和源码(重要更新)

[复制链接]
发表于 2024-2-29 17:49:38 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 hithust 于 2024-2-29 17:51 编辑

对PPT内容和图片进行了更新,主要更新了第4章时钟块的部分内容、第5章OOP的部分图片。
阅读第4章时钟块时如果遇到困难,可以看下对应PPT,PPT中重画了更容易理解的图。
如果对书内容有疑问,可以关注公众号“学验证”留言。
另外源代码增加了一些例子,并对第9章代码进行优化。

大家直接去下载吧



链接:https://pan.baidu.com/s/1jzsqOKmDeRAVBWAY5MiXOA?pwd=1111
提取码:1111


143355atkaaaas5lhu0vgn.jpg

发表于 2024-2-29 18:10:47 | 显示全部楼层
Thanks for sharing
发表于 2024-3-1 08:34:39 | 显示全部楼层
Thanks for sharing...
发表于 2024-3-1 16:43:30 | 显示全部楼层
感谢分享
发表于 2024-3-7 21:54:16 | 显示全部楼层
感谢分享
发表于 2024-3-8 14:33:13 | 显示全部楼层
thnks for sharing
发表于 2024-4-3 02:17:52 | 显示全部楼层
Thanks for sharing...
发表于 2024-4-3 12:20:38 | 显示全部楼层
Thanks
发表于 2024-4-28 13:36:54 | 显示全部楼层
非常感谢
发表于 2024-4-28 18:28:42 | 显示全部楼层
thanks
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-18 22:53 , Processed in 0.027685 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表