在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1304|回复: 6

[求助] formality验证DFT后网表问题

[复制链接]
发表于 2024-2-29 11:32:07 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
想问下(1)验证DFT后网表,是把它与DC后网表对比吗?这样是不是不用加svf文件?
         (2)我做了postDC网表和postDFT网表的Netlist2Netlist 结果FAILED了,我本来给postDFT设了TEST_MODE为0,但是对比结果里postDC的TEST_MODE是1,我就注释掉了。想问下是要把postDC的TEST_MODE设为0吗?还是我下面设的有问题或者不全呢?
                 

                               
登录/注册后可看大图


postDC和postDFT的top都有这些pin:想问下一般设哪些dft signals为0呢?

                               
登录/注册后可看大图




 楼主| 发表于 2024-3-1 09:32:48 | 显示全部楼层
还想问下RTL,postDC网表,postDFT网表都有dft信号,在对比RTL2DFT 和 DC2DFT 的时候,是不用设disable dft还是implementation设 还是 reference和implementation都要设呢?
 楼主| 发表于 2024-3-4 10:23:27 | 显示全部楼层
顶顶 RTL2postDFT Netlist对比时,两个都有dft signals,请问是要两者都要设dft signal吗?postDFT的mbist ijtag也要设0吗?
 楼主| 发表于 2024-3-7 17:23:14 | 显示全部楼层
已解决。

把Ref和Impl的顶层的TRSTN,SCAN_ENABLE,TEST_MODE port       set_constant 0
Impl(postDFT Netlist):参照dft的constant files,把TWENA类似的pin  set_constant 0
发表于 2025-3-10 15:39:53 | 显示全部楼层
楼主你好,请问您的第一个问题解决了吗?做综合网表和DFT后网表间的形式验证需要.svf文件吗?需要的话如何生成呢?我现在只做了RTL和DC后网表之间的形式验证,不知道postDC和PostDFT网表之间的形式验证具体是怎么样的。
发表于 2025-3-11 10:51:30 | 显示全部楼层


Cridi 发表于 2025-3-10 15:39
楼主你好,请问您的第一个问题解决了吗?做综合网表和DFT后网表间的形式验证需要.svf文件吗?需要的话如何 ...


不用svf, 因为要比的只是function mode的功能,这部分电路并没有变化,具体看4楼楼主的更新
发表于 2025-3-11 12:48:24 | 显示全部楼层


zero_0 发表于 2025-3-11 10:51
不用svf, 因为要比的只是function mode的功能,这部分电路并没有变化,具体看4楼楼主的更新
...


哦哦好的,谢谢你
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-4-2 19:55 , Processed in 0.028927 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表