在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 758|回复: 3

[求助] Tie high and tie low 电路如何接到dummy电路上?

[复制链接]
发表于 2024-2-28 18:57:06 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
目前只知道Tie-high and tie-low circuits防止esd防护,Tie-high 和tie-low分别输出高和低电平,但是不知道如何在图示dummy电路连接可以防止静电击穿?看理论是为了防止栅极被击穿,那图示dummy的PMOS和NMOS分别接Tie-high and tie-low 还是都接tie-low呢?求解!

dummy

dummy
发表于 2024-2-28 20:10:59 | 显示全部楼层


电路错了吧,应该这样的


                               
登录/注册后可看大图

发表于 2024-2-28 23:55:48 | 显示全部楼层
楼上正解, 谢谢分享
 楼主| 发表于 2024-2-29 11:16:37 | 显示全部楼层


jinpeng.li 发表于 2024-2-28 20:10
电路错了吧,应该这样的


您好,我图中3个线那个sympol就是tie电路,我的意思是怎么把tie hi和tie lo电路接到图中所示的dummy上,对dummy电路作esd防护?求解
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 13:03 , Processed in 0.024183 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表