在virtuoso里面的calculate中的inl和dnl函数怎么用？

kingdomzhen

你眼中的我tzt 发表于 2024-5-19 15:52
这样的结果是正确的嘛？？

是正确的

wishes_zyy

kingdomzhen 发表于 2024-4-17 15:50
在软件上我也没有百度到，官方给的结果也就这个样子。我是手算转换为lsb单位的。3.3V/256为1个lsb然后用d ...

大佬请教一下，这个输入信号必须是斜坡信号吗，可以是正弦波信号吗
另外做DNL/INL仿真时，输入信号频率和采样率有没有什么要求

3317283886

kingdomzhen 发表于 2024-4-17 15:50
在软件上我也没有百度到，官方给的结果也就这个样子。我是手算转换为lsb单位的。3.3V/256为1个lsb然后用d ...

你好，这个dnl函数设置里面不是有abs和LSB两种单位吗？为什么要用abs单位然后除以LSB的值？

3317283886

sea11038 发表于 2024-2-28 09:55
波形起始点到结束点用clip函数截取一下，只取最小LSB值到最大MSB值对应的波形那一段，step别写30n，改成30e ...

你好，我这个是9bit sar，我每bit采样2个点，一共1024个点。但是我一个周期都有开启和关闭，所以输出不是标准的阶梯电压，能用计算器里的dnl inl函数吗？

3317283886

kingdomzhen 发表于 2024-5-19 21:30
是正确的

麻烦你看看我楼下的瞬态输出怎么处理

sea11038

3317283886 发表于 2024-10-31 17:29
你好，我这个是9bit sar，我每bit采样2个点，一共1024个点。但是我一个周期都有开启和关闭，所以输出不是 ...

可以的，只是clip时把起点选对，选到0LSB建立稳态的末端即可，step的时间取正常一个bit变化的周期时长，保证取到的512个点都在每个台阶的稳态末端即可，而且dnl/inl函数本身还有delay参数可以设置。

百里酚蓝

sea11038 发表于 2024-11-1 08:52
可以的，只是clip时把起点选对，选到0LSB建立稳态的末端即可，step的时间取正常一个bit变化的周期时长， ...

你好，我想问问ADC的DNL和INL是怎么仿真呢？输入一个缓慢的ramp输入，ADC后面接一个理想DAC，输出为Aout，因为是理想DAC，Aout每个台阶是一样的，这个时候在wavevswave Vin vs Aout,那么就能得到输入对理想DAC的波形，在分析DNL和INL吗？此外，我还遇到一个问题，对于SAR来说，DAC可能没有什么毛刺，但是如果是flash ADC，毛刺会很大，这里会影响sample值，应该怎么解决比较好呢

3317283886

sea11038 发表于 2024-11-1 08:52
可以的，只是clip时把起点选对，选到0LSB建立稳态的末端即可，step的时间取正常一个bit变化的周期时长， ...

你好，我之前再计算器里用dnl和楼主第一幅图一样怪，所以我在matlab写了一段简单的定义，把数据采样出来仿。图片是程序和结果，附件是我采样的阶梯电压1024个点。从这个结果来看我dnl到了正负1LSB，inl还超过了1LSB，这是不是很差啊。我看站里很多人用这个函数结果0.几LSB？

百里酚蓝

3317283886 发表于 2024-11-1 09:43
你好，我之前再计算器里用dnl和楼主第一幅图一样怪，所以我在matlab写了一段简单的定义，把数据采样出来 ...

你的VDC是什么信号，理想DAC的输出吗

3317283886

就用anloglib里面自带的verilog改的，把9bit码流转化成AVOUT