关于LVTSCR用于I/O端口防护的问题

Wzx_imos

我最近看柯明道教授，早年间他自己以第一作者写的一篇论文

论文中提到了下面图片中所示的器件，及其等效电路，我不太明白在1处和2 处这样的连接用于实际的ESD防护真的可以吗？
VDD=5V，LVTSCR2的触发电压有8V左右，观察下图中的器件剖面图，在PS的静电放电模式下，不会先导致二极管D2先开启，然后把PAD上的电压钳位在5.7V左右，最终导致LVTSCR2无法正常开启吗？
有没有大佬可以指点一下我吗？

Wzx_imos

我觉得如下图所示的连接才是合理的吧！一般也是这样子连接用于防护的吧！

起风了071

首先明确 HBM测试是下电测试(仅模拟生产运输组装过程中的ESD冲击)，所以HBM测试（PS PD NS ND）的时候不会你说的VDD为5V的情况。
你提出的场景是电路正常工作时的ESD冲击，应该是接触/空气放电，那就不能仅考虑这单个器件了。
2应该是LVTSCR1的p guardring。