在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 515|回复: 4

[讨论] 不同结构的ADC对应的延迟

[复制链接]
发表于 2024-2-22 17:10:04 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
想请教一下各位大佬,SAR ADC,delta-sigma ADC,pipelined ADC这三种结构一般情况下对应的延迟表现如何
发表于 2024-2-22 17:49:42 | 显示全部楼层
同步SAR延迟输出位数,异步sar延迟一个周期,delta-sigma延迟取决于数字滤波器,一般非常大.pipeline延迟级数。
 楼主| 发表于 2024-2-25 23:29:54 | 显示全部楼层
基本明白了,非常感谢
发表于 2024-2-26 01:23:54 来自手机 | 显示全部楼层
SAR当然不是延迟输出位数
 楼主| 发表于 2024-2-29 11:29:21 | 显示全部楼层


icdane 发表于 2024-2-26 01:23
SAR当然不是延迟输出位数


那SAR延迟应该是多少呢

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-16 11:41 , Processed in 0.021833 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表