LVS错误，小白求助，求高手解决

fengrlove

你run下drc就知道了，nwell要整个把pmos包起来。。你现在nwell ring和pmos的nwell之间有间隙。这样就是pwell。。看看工艺流程你就明白了

tttthappy

fengrlove 发表于 2024-2-15 07:22
你run下drc就知道了，nwell要整个把pmos包起来。。你现在nwell ring和pmos的nwell之间有间隙。这样就是pwel ...

学到了，谢谢，您的解答学到了很多。目前就是lvs它识别不到我的GND，尽管我在option里写了GROUND是GND，power是VDD，依旧是它只能识别得到VDD，却识别不了Gnd。接法是一样的，pmos的S与衬底短接了，NMOS的S与衬底也短接了，但是就是无法识别到GND，只识别得了Vdd

fengrlove

tttthappy 发表于 2024-2-16 00:24
学到了，谢谢，您的解答学到了很多。目前就是lvs它识别不到我的GND，尽管我在option里写了GROUND是GND，p ...

这个错误报在版图哪个位置？highlight下

wesley_wan

现在的新人都是在家里自学layout吗?

fattigerXu

tttthappy 发表于 2024-2-16 00:24
学到了，谢谢，您的解答学到了很多。目前就是lvs它识别不到我的GND，尽管我在option里写了GROUND是GND，p ...

GND的LABEL图层层次是对的吗？整个PMOS和N环有没有用NW层覆盖完啊?

tttthappy

fengrlove 发表于 2024-2-16 06:35
这个错误报在版图哪个位置？highlight下

问题解决了！谢谢大佬，才看到信息，在乡下网不太好，晚回复了抱歉、

tttthappy

fattigerXu 发表于 2024-2-18 15:49
GND的LABEL图层层次是对的吗？整个PMOS和N环有没有用NW层覆盖完啊?

厉害，您的回答一语惊醒梦中人！就是图层的问题。小白学到了，谢谢您！

tttthappy

wesley_wan 发表于 2024-2-18 09:31
现在的新人都是在家里自学layout吗?

还在本科，不是该专业的只能自学了。

fattigerXu

tttthappy 发表于 2024-2-20 00:00
厉害，您的回答一语惊醒梦中人！就是图层的问题。小白学到了，谢谢您！
...

害，LVS的问题就是多，比较简单的电路连线比较确信没问题就从一些简单的但是容易被忽略的问题看看，label层一般都是同层金属的相关层，有的工艺有的厂设置label用pin层，有的有专门的label层来放置label,有的是其他层，如果颜色和对应的金属层相同或者类似，就用错了层，就报错，有时候也注意那个label的小+号，一定要在PIN上或者该金属走线上