在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

便捷登录,只需一步

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 209|回复: 2

[求助] 问一下坛子里的大神,数字芯片总线引脚的排列有啥设计依据?

[复制链接]
发表于 2024-2-8 18:11:40 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
比如IC要外扩 内存 ,为了方便布线,相关引脚(地址 数据 控制信号)排列有讲究


良好的pin设计可以 方便布线 ,不知道芯片设计、封装上是怎么考虑的?  难道是一代一代试错把最优排布筛选出来吗?
发表于 2024-2-8 21:14:51 | 显示全部楼层
IC die I/O Pads may different to packaged I/O signals order !!! which one you described???
 楼主| 发表于 2024-2-9 15:55:31 | 显示全部楼层


Jason.tschen 发表于 2024-2-8 21:14
IC die I/O Pads may different to packaged I/O signals order !!! which one you described???


我指的是packaged I/O signals order



完整的问题是:
在pcb layout 时 得 规划 信号层数:给定芯片的 packaged I/O signals order ,在指定层数下能否完成布线,或者需要多少过孔完成布线,是如何计算的?


目前是抄参考设计,有没有解析解?在数学上属于啥问题?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-1 05:02 , Processed in 0.016223 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表