在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1313|回复: 3

[求助] 从工艺上看,高压管子和低压管子有什么区别

[复制链接]
发表于 2024-2-7 10:31:55 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
从工艺上看,高压管子和低压管子的区别是什么,最近遇到5v的pdio和5v的pmos 因为pmos多了一层高压nwell,而pdio因为没有这层,导致pdio的nwell和pmos的nwell有一个非常大的space  这些器件衬底电位都一样了,为什么还要隔得那么远呢?会不会是因为pdio是fab早年比较成熟的管子,所以他们不愿意再做尝试了,还是说在工艺上实现比较困难。希望大佬能指点一下
发表于 2024-2-7 13:36:03 | 显示全部楼层
以P-SUB 看N-well 上長P+Drain and Source , N-well 對Drain ,Source要有足夠的Space不然會漏電.而Pdio只有P-/N+Diode結構
发表于 2024-2-20 09:58:20 | 显示全部楼层


ykk1128 发表于 2024-2-7 13:36
以P-SUB 看N-well 上長P+Drain and Source , N-well 對Drain ,Source要有足夠的Space不然會漏電.而Pdio只有 ...


可以详细说说吗?有点迷糊,感谢分享
发表于 2024-6-14 11:21:00 | 显示全部楼层
漏区有轻掺杂的漂移区,大的vds通过漂移区去耐压
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-18 18:40 , Processed in 0.016921 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表