pll环路带宽的理解

zhangyp · 发表于 2024-2-3 23:01:23

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

大家好，关于PLL的输出高频即使在最后的锁定的情况下，还是会有一点频率的抖动，我想是不是这个最后的频率的抖动的范围就是环路带宽，比如说我输出2400MHz，但实际上最后锁定状态下这个PLL输出的频率是围绕这个2400MHz这个中心点来回略有一点波动，那实际上也没有人说这个波动范围在多少是合理的，然后有一个环路带宽的概念我也一直无法很好的理解，且用ADE也无法仿真出这个环路带宽来，所以我想是不是这个最后输出频率的波动范围就是这个环路带宽的大小，这样的理解是不是正确呢？

lskating · 发表于 2024-2-4 09:53:18

环路带宽得是相位域模型，ADE也是能仿真的，搭建与实际时域不同的模型；可以在MATLAB里面看看，有现成的PLL模块调用，也方便理解；波动这个算是频率准确度？精度？至于怎么解决或者提高这个精度，感觉实际还是环路没有锁的很好

[原创] pll环路带宽的理解

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /1