做lvs有报IOPAD内部电阻问题，求前辈指点

Nuyoah0812

做完lvs，这些错误好像都是IO pad的问题：incorect nets
这两个net好像是pad内部的，不知道为什么错了


INCORRECT NETS


                                  INCORRECT NETS

DISC#  LAYOUT NAME                                               SOURCE NAME
**************************************************************************************************************

  1    Net RST_WT_PAD                                            RST_WT_PAD
       --- 41 Connections On This Net ---                        --- 41 Connections On This Net ---
       --------------------------                                --------------------------
      
       X273/X1/X135/R0(182.890,2638.570):pos                     ** missing connection **
      
       ** missing connection **                                  XI49/XI1/RR1:pos
      

--------------------------------------------------------------------------------------------------------------

  2    Net D_WT_PAD                                              D_WT_PAD
       --- 41 Connections On This Net ---                        --- 41 Connections On This Net ---
       --------------------------                                --------------------------
      
       X274/X1/X135/R0(182.890,2751.570):pos                     ** missing connection **
      
       ** missing connection **                                  XI50/XI1/RR1:pos
      



**************************************************************************************************************
                               INFORMATION AND WARNINGS
**************************************************************************************************************


                  Matched    Matched    Unmatched    Unmatched    Component
                   Layout     Source       Layout       Source    Type
                  -------    -------    ---------    ---------    ---------
   Ports:              99         99            0            0

   Nets:            81658      81658            0            0

   Instances:        3976       3976            0            0    MN(NE3)
                     2154       2154            0            0    MN(NE3I)
                    88881      88881            0            0    MN(NEL3D)
                    16641      16641            0            0    LDDN(NE3TX)
                     3958       3958            0            0    MP(PE3)
                     2592       2592            0            0    MP(PE3I)
                    33282      33282            0            0    MP(PE3LVT)
                       43         43            0            0    C(CMM6T)
                        4          4            0            0    R(RNP1)
                        1          1            0            0    R(S_RES)
                     2114       2114            0            0    R(RDN3)
                     2772       2772            0            0    R(RDP3)
                        3          3            0            0    D(DDNW)
                      103        103            0            0    D(DN3)
                        4          4            0            0    D(DPW3)
                    16641      16641            0            0    D(DPPDA)
                  -------    -------    ---------    ---------
   Total Inst:     173169     173169            0            0


o Statistics:

   424 isolated layout nets were deleted.

   1 passthrough source net was deleted.

   36089 layout instances were filtered and their pins removed from adjoining nets.

   1381 layout mos transistors were reduced to 274.
     1107 mos transistors were deleted by parallel reduction.
   904 source mos transistors were reduced to 126.
     778 mos transistors were deleted by parallel reduction.

   1653 parallel layout diodes were reduced to 105.
   2714 parallel source diodes were reduced to 109.

   102 nets were matched arbitrarily.


o Initial Correspondence Points:

   Ports:        VDDORI VDDA VDDORI_A VDDD_PAD GNDORI V_SEN_PAD<1> V_SEN_PAD<2> V_SEN_PAD<3>
                 V_SEN_PAD<4> V_SEN_PAD<5> V_SEN_PAD<6> V_SEN_PAD<7> V_SEN_PAD<8> V_SEN_PAD<9>
                 V_SEN_PAD<10> V_SEN_PAD<11> V_SEN_PAD<12> V_SEN_PAD<13> V_SEN_PAD<14>
                 V_SEN_PAD<15> V_SEN_PAD<16> V_SEN_PAD<17> V_SEN_PAD<18> V_SEN_PAD<19>
                 V_SEN_PAD<20> V_SEN_PAD<21> V_SEN_PAD<22> V_SEN_PAD<23> V_SEN_PAD<24>
                 V_SEN_PAD<25> V_SEN_PAD<26> V_SEN_PAD<27> V_SEN_PAD<28> V_SEN_PAD<29>
                 V_SEN_PAD<30> V_SEN_PAD<31> V_SEN_PAD<32> V_SEN_PAD<33> V_SEN_PAD<34>
                 V_SEN_PAD<35> V_SEN_PAD<36> V_SEN_PAD<37> V_SEN_PAD<38> V_SEN_PAD<39>
                 V_SEN_PAD<40> V_SEN_PAD<41> V_SEN_PAD<42> V_SEN_PAD<43> VSSA I_CONV_PAD<1>
                 I_CONV_PAD<2> I_CONV_PAD<3> I_CONV_PAD<4> V_PX_PAD V_WT_PAD I_CONV_PAD<31>
                 I_CONV_PAD<40> I_CONV_PAD<41> I_CONV_PAD<42> I_CONV_PAD<43> I_CONV_PAD<36>
                 I_CONV_PAD<37> I_CONV_PAD<38> I_CONV_PAD<39> I_CONV_PAD<32> I_CONV_PAD<33>
                 I_CONV_PAD<34> I_CONV_PAD<35> VSSD_PAD I_CONV_PAD<21> I_CONV_PAD<22>
                 I_CONV_PAD<5> I_CONV_PAD<6> I_CONV_PAD<7> I_CONV_PAD<8> I_CONV_PAD<9>
                 I_CONV_PAD<10> I_CONV_PAD<11> I_CONV_PAD<12> I_CONV_PAD<13> I_CONV_PAD<14>
                 I_CONV_PAD<15> I_CONV_PAD<16> I_CONV_PAD<27> I_CONV_PAD<28> I_CONV_PAD<29>
                 I_CONV_PAD<30> I_CONV_PAD<17> I_CONV_PAD<18> I_CONV_PAD<19> I_CONV_PAD<20>
                 I_CONV_PAD<23> I_CONV_PAD<24> I_CONV_PAD<25> I_CONV_PAD<26> RST_PX_PAD CLK_PAD
                 RST_WT_PAD D_WT_PAD


o Voltage Names Matched by Wildcard:

   Power Names from Layout:

                 VDDD_PAD
                 VDDORI_A
                 VDDORI

   Ground Names from Layout:

                 GNDORI

   Power Names from Source:

                 VDD!
                 VDDORI_A
                 VDDORI
                 VDDD_PAD

   Ground Names from Source:

                 GNDORI


o Ambiguity Resolution Points:

      (Each one of the following objects belongs to a group of indistinguishable objects.
       The listed objects were matched arbitrarily by the Ambiguity Resolution feature of LVS.
       Arbitrary matching may be prevented by assigning names to these objects or to adjacent nets).

       Layout                                                    Source
       ------                                                    ------

                                     Nets
                                     ----

       X273/X1/20                                                XI50/XI1/XINS<2>/net6
       X272/X1/20                                                XI40/XI1/XINS<2>/net6
       X274/X1/19                                                XI49/XI1/XINS<2>/net6
       X271/X1/20                                                XI43/XI1/XINS<2>/net6
       X49/7                                                     XI44/ng
       X253/X385/X2/10                                           XI0/XI0/XI2/XI1/XI1/XI1/XI1/Xnor2_1<3>/NET12
       X253/X385/X2/9                                            XI0/XI0/XI2/XI1/XI1/XI1/XI1/Xnor2_1<2>/NET12
       X253/X385/X2/8                                            XI0/XI0/XI2/XI1/XI1/XI1/XI1/Xnor2_1<1>/NET12
       X253/X385/X1/10                                           XI0/XI0/XI2/XI1/XI1/XI1/XI2/Xnor2_1<3>/NET12
       X253/X385/X1/9                                            XI0/XI0/XI2/XI1/XI1/XI1/XI2/Xnor2_1<2>/NET12
       X253/X385/X1/8                                            XI0/XI0/XI2/XI1/XI1/XI1/XI2/Xnor2_1<1>/NET12
       X253/X384/X1/10                                           XI0/XI0/XI2/XI1/XI2/XI1/XI2/Xnor2_1<3>/NET12
       X253/X384/X1/9                                            XI0/XI0/XI2/XI1/XI2/XI1/XI2/Xnor2_1<2>/NET12
       X253/X384/X1/8                                            XI0/XI0/XI2/XI1/XI2/XI1/XI2/Xnor2_1<1>/NET12
       X253/X384/X2/10                                           XI0/XI0/XI2/XI1/XI2/XI1/XI1/Xnor2_1<3>/NET12
       X253/X384/X2/9                                            XI0/XI0/XI2/XI1/XI2/XI1/XI1/Xnor2_1<2>/NET12
       X253/X384/X2/8                                            XI0/XI0/XI2/XI1/XI2/XI1/XI1/Xnor2_1<1>/NET12
       X253/X386/X2/10                                           XI0/XI0/XI2/XI1/XI4/XI1/XI1/Xnor2_1<3>/NET12
       X253/X386/X2/9                                            XI0/XI0/XI2/XI1/XI4/XI1/XI1/Xnor2_1<2>/NET12
       X253/X386/X2/8                                            XI0/XI0/XI2/XI1/XI4/XI1/XI1/Xnor2_1<1>/NET12
       X253/X386/X1/10                                           XI0/XI0/XI2/XI1/XI4/XI1/XI2/Xnor2_1<3>/NET12
       X253/X386/X1/9                                            XI0/XI0/XI2/XI1/XI4/XI1/XI2/Xnor2_1<2>/NET12
       X253/X386/X1/8                                            XI0/XI0/XI2/XI1/XI4/XI1/XI2/Xnor2_1<1>/NET12
       X65/9                                                     XI30<6>/ng
       X64/9                                                     XI30<5>/ng
       X63/9                                                     XI30<4>/ng
       X62/9                                                     XI30<3>/ng
       X61/9                                                     XI30<2>/ng
       X66/9                                                     XI31<6>/ng
       X68/9                                                     XI31<5>/ng
       X233/X1/9                                                 XI31<4>/ng
       X234/X1/9                                                 XI31<3>/ng
       X235/X1/9                                                 XI31<2>/ng
       X65/8                                                     XI30<5>/pg
       X62/8                                                     XI30<2>/pg
       X61/8                                                     XI30<6>/pg
       X59/8                                                     XI30<1>/pg
       X63/8                                                     XI30<3>/pg
       X66/8                                                     XI29/pg
       X235/X1/8                                                 XI31<1>/pg
       X234/X1/8                                                 XI31<2>/pg
       X68/8                                                     XI31<6>/pg
       162                                                       XI31<5>/pg
       X233/X1/8                                                 XI31<4>/pg
       X55/7                                                     XI27<4>/ng
       X48/7                                                     XI27<1>/ng
       X53/7                                                     XI27<3>/ng
       X50/7                                                     XI28<1>/ng
       X57/7                                                     XI28<3>/ng
       X56/7                                                     XI27<2>/ng
       X51/7                                                     XI28<4>/ng
       X58/37                                                    XI29/XIN<1>/net6
       X58/40                                                    XI29/XIN<2>/net6
       X58/39                                                    XI29/XIN<3>/net6
       X58/38                                                    XI29/XIN<4>/net6
       X58/41                                                    XI29/XIN<5>/net6
       X58/42                                                    XI29/XIN<6>/net6
       X58/43                                                    XI29/XIN<7>/net6
       X58/44                                                    XI29/XIN<8>/net6
       X58/45                                                    XI29/XIN<9>/net6
       X58/48                                                    XI29/XIN<10>/net6
       X58/47                                                    XI29/XIN<11>/net6
       X58/46                                                    XI29/XIN<12>/net6
       X58/36                                                    XI29/XIN<13>/net6
       X58/35                                                    XI29/XIN<14>/net6
       X58/34                                                    XI29/XIN<15>/net6
       X58/33                                                    XI29/XIN<16>/net6
       X58/32                                                    XI29/XIN<17>/net6
       X60/X7/X69/7                                              XI46/XIN<18>/net6
       X60/X7/X69/6                                              XI46/XIN<17>/net6
       X60/X7/X69/9                                              XI46/XIN<16>/net6
       X60/X7/X69/8                                              XI46/XIN<15>/net6
       X60/X7/X69/11                                             XI46/XIN<14>/net6
       X60/X7/X69/10                                             XI46/XIN<13>/net6
       X60/X7/X69/12                                             XI46/XIN<12>/net6
       X60/X7/X69/13                                             XI46/XIN<11>/net6
       X60/X7/X69/14                                             XI46/XIN<10>/net6
       X60/X7/X69/15                                             XI46/XIN<9>/net6
       X60/X7/X69/16                                             XI46/XIN<8>/net6
       X60/X7/X69/17                                             XI46/XIN<7>/net6
       X60/X7/X69/18                                             XI46/XIN<6>/net6
       X60/X7/X69/19                                             XI46/XIN<5>/net6
       X60/X7/X69/20                                             XI46/XIN<4>/net6
       X60/X7/X69/21                                             XI46/XIN<3>/net6
       X60/X7/X69/22                                             XI46/XIN<2>/net6
       X46/X1/X1/X1/X7/X69/7                                     XI36<39>/XIN<12>/net6
       X46/X1/X1/X1/X7/X69/6                                     XI36<39>/XIN<11>/net6
       X46/X1/X1/X1/X7/X69/9                                     XI36<39>/XIN<13>/net6
       X46/X1/X1/X1/X7/X69/8                                     XI36<39>/XIN<10>/net6
       X46/X1/X1/X1/X7/X69/11                                    XI36<39>/XIN<9>/net6
       X46/X1/X1/X1/X7/X69/10                                    XI36<39>/XIN<14>/net6
       X46/X1/X1/X1/X7/X69/12                                    XI36<39>/XIN<8>/net6
       X46/X1/X1/X1/X7/X69/13                                    XI36<39>/XIN<7>/net6
       X46/X1/X1/X1/X7/X69/14                                    XI36<39>/XIN<15>/net6
       X46/X1/X1/X1/X7/X69/15                                    XI36<39>/XIN<6>/net6
       X46/X1/X1/X1/X7/X69/16                                    XI36<39>/XIN<5>/net6
       X46/X1/X1/X1/X7/X69/17                                    XI36<39>/XIN<16>/net6
       X46/X1/X1/X1/X7/X69/18                                    XI36<39>/XIN<4>/net6
       X46/X1/X1/X1/X7/X69/19                                    XI36<39>/XIN<3>/net6
       X46/X1/X1/X1/X7/X69/20                                    XI36<39>/XIN<17>/net6



o Matched Mosfets Which Have Been Unequally Reduced:

       X253/X386/X2/M2(403.425,2099.240)                         XI0/XI0/XI2/XI1/XI4/XI1/XI1/Xnor2_1<0>/MMN2
       X253/X386/X2/M6(403.425,2103.030)                         XI0/XI0/XI2/XI1/XI4/XI1/XI1/Xnor2_1<3>/MMN2
       X253/X386/X2/M5(403.425,2102.140)                         XI0/XI0/XI2/XI1/XI4/XI1/XI1/Xnor2_1<2>/MMN2
       ** missing smashed mosfet **                              XI0/XI0/XI2/XI1/XI4/XI1/XI1/Xnor2_1<1>/MMN2

       X253/X386/X2/M1(403.425,2098.350)                         XI0/XI0/XI2/XI1/XI4/XI1/XI1/Xnor2_1<0>/MMN1
       X253/X386/X2/M4(403.425,2101.170)                         XI0/XI0/XI2/XI1/XI4/XI1/XI1/Xnor2_1<3>/MMN1
       X253/X386/X2/M3(403.425,2100.280)                         XI0/XI0/XI2/XI1/XI4/XI1/XI1/Xnor2_1<2>/MMN1
       ** missing smashed mosfet **                              XI0/XI0/XI2/XI1/XI4/XI1/XI1/Xnor2_1<1>/MMN1

       X253/X386/X1/M2(403.425,2086.320)                         XI0/XI0/XI2/XI1/XI4/XI1/XI2/Xnor2_1<0>/MMN2
       X253/X386/X1/M6(403.425,2090.110)                         XI0/XI0/XI2/XI1/XI4/XI1/XI2/Xnor2_1<3>/MMN2
       X253/X386/X1/M5(403.425,2089.220)                         XI0/XI0/XI2/XI1/XI4/XI1/XI2/Xnor2_1<2>/MMN2
       ** missing smashed mosfet **                              XI0/XI0/XI2/XI1/XI4/XI1/XI2/Xnor2_1<1>/MMN2

       X253/X386/X1/M1(403.425,2085.430)                         XI0/XI0/XI2/XI1/XI4/XI1/XI2/Xnor2_1<0>/MMN1
       X253/X386/X1/M4(403.425,2088.250)                         XI0/XI0/XI2/XI1/XI4/XI1/XI2/Xnor2_1<3>/MMN1
       X253/X386/X1/M3(403.425,2087.360)                         XI0/XI0/XI2/XI1/XI4/XI1/XI2/Xnor2_1<2>/MMN1
       ** missing smashed mosfet **                              XI0/XI0/XI2/XI1/XI4/XI1/XI2/Xnor2_1<1>/MMN1

       X253/X385/X2/M2(403.425,1218.295)                         XI0/XI0/XI2/XI1/XI1/XI1/XI1/Xnor2_1<0>/MMN2
       X253/X385/X2/M6(403.425,1222.085)                         XI0/XI0/XI2/XI1/XI1/XI1/XI1/Xnor2_1<3>/MMN2
       X253/X385/X2/M5(403.425,1221.195)                         XI0/XI0/XI2/XI1/XI1/XI1/XI1/Xnor2_1<2>/MMN2
       ** missing smashed mosfet **                              XI0/XI0/XI2/XI1/XI1/XI1/XI1/Xnor2_1<1>/MMN2

       X253/X385/X2/M1(403.425,1217.405)                         XI0/XI0/XI2/XI1/XI1/XI1/XI1/Xnor2_1<0>/MMN1
       X253/X385/X2/M4(403.425,1220.225)                         XI0/XI0/XI2/XI1/XI1/XI1/XI1/Xnor2_1<3>/MMN1
       X253/X385/X2/M3(403.425,1219.335)                         XI0/XI0/XI2/XI1/XI1/XI1/XI1/Xnor2_1<2>/MMN1
       ** missing smashed mosfet **                              XI0/XI0/XI2/XI1/XI1/XI1/XI1/Xnor2_1<1>/MMN1

       X253/X385/X1/M2(403.425,1205.375)                         XI0/XI0/XI2/XI1/XI1/XI1/XI2/Xnor2_1<0>/MMN2
       X253/X385/X1/M6(403.425,1209.165)                         XI0/XI0/XI2/XI1/XI1/XI1/XI2/Xnor2_1<3>/MMN2
       X253/X385/X1/M5(403.425,1208.275)                         XI0/XI0/XI2/XI1/XI1/XI1/XI2/Xnor2_1<2>/MMN2
       ** missing smashed mosfet **                              XI0/XI0/XI2/XI1/XI1/XI1/XI2/Xnor2_1<1>/MMN2

       X253/X385/X1/M1(403.425,1204.485)                         XI0/XI0/XI2/XI1/XI1/XI1/XI2/Xnor2_1<0>/MMN1
       X253/X385/X1/M4(403.425,1207.305)                         XI0/XI0/XI2/XI1/XI1/XI1/XI2/Xnor2_1<3>/MMN1
       X253/X385/X1/M3(403.425,1206.415)                         XI0/XI0/XI2/XI1/XI1/XI1/XI2/Xnor2_1<2>/MMN1
       ** missing smashed mosfet **                              XI0/XI0/XI2/XI1/XI1/XI1/XI2/Xnor2_1<1>/MMN1

       X253/X384/X2/M2(403.425,737.235)                          XI0/XI0/XI2/XI1/XI2/XI1/XI1/Xnor2_1<0>/MMN2
       X253/X384/X2/M6(403.425,741.025)                          XI0/XI0/XI2/XI1/XI2/XI1/XI1/Xnor2_1<3>/MMN2
       X253/X384/X2/M5(403.425,740.135)                          XI0/XI0/XI2/XI1/XI2/XI1/XI1/Xnor2_1<2>/MMN2
       ** missing smashed mosfet **                              XI0/XI0/XI2/XI1/XI2/XI1/XI1/Xnor2_1<1>/MMN2

       X253/X384/X2/M1(403.425,736.345)                          XI0/XI0/XI2/XI1/XI2/XI1/XI1/Xnor2_1<0>/MMN1
       X253/X384/X2/M4(403.425,739.165)                          XI0/XI0/XI2/XI1/XI2/XI1/XI1/Xnor2_1<3>/MMN1
       X253/X384/X2/M3(403.425,738.275)                          XI0/XI0/XI2/XI1/XI2/XI1/XI1/Xnor2_1<2>/MMN1
       ** missing smashed mosfet **                              XI0/XI0/XI2/XI1/XI2/XI1/XI1/Xnor2_1<1>/MMN1

       X253/X384/X1/M2(403.425,724.315)                          XI0/XI0/XI2/XI1/XI2/XI1/XI2/Xnor2_1<0>/MMN2
       X253/X384/X1/M6(403.425,728.105)                          XI0/XI0/XI2/XI1/XI2/XI1/XI2/Xnor2_1<3>/MMN2
       X253/X384/X1/M5(403.425,727.215)                          XI0/XI0/XI2/XI1/XI2/XI1/XI2/Xnor2_1<2>/MMN2
       ** missing smashed mosfet **                              XI0/XI0/XI2/XI1/XI2/XI1/XI2/Xnor2_1<1>/MMN2

       X253/X384/X1/M1(403.425,723.425)                          XI0/XI0/XI2/XI1/XI2/XI1/XI2/Xnor2_1<0>/MMN1
       X253/X384/X1/M4(403.425,726.245)                          XI0/XI0/XI2/XI1/XI2/XI1/XI2/Xnor2_1<3>/MMN1
       X253/X384/X1/M3(403.425,725.355)                          XI0/XI0/XI2/XI1/XI2/XI1/XI2/Xnor2_1<2>/MMN1
       ** missing smashed mosfet **                              XI0/XI0/XI2/XI1/XI2/XI1/XI2/Xnor2_1<1>/MMN1



**************************************************************************************************************
                             DETAILED INSTANCE CONNECTIONS

       LAYOUT NAME                                               SOURCE NAME
**************************************************************************************************************

          (This section contains detailed information about connections of
           matched instances that are involved in net discrepancies).

--------------------------------------------------------------------------------------------------------------

       X273/X1/X135/R0(182.890,2638.570)  R(RNP1)                XI50/XI1/RR1  R(RNP1)
         neg: X273/X1/17                                           neg: XI50/net13
         pos: RST_WT_PAD                                           ** RST_WT_PAD **
         ** D_WT_PAD **                                            pos: D_WT_PAD

--------------------------------------------------------------------------------------------------------------

       X274/X1/X135/R0(182.890,2751.570)  R(RNP1)                XI49/XI1/RR1  R(RNP1)
         neg: X274/X1/17                                           neg: XI49/net13
         pos: D_WT_PAD                                             ** D_WT_PAD **
         ** RST_WT_PAD **                                          pos: RST_WT_PAD


      

andyfan

GPIO一般有个信号，叫POC或者POS，就是控制上电顺序的；你应该是TOP上没打这个PIN。

Nuyoah0812

andyfan 发表于 2024-2-1 08:42
GPIO一般有个信号，叫POC或者POS，就是控制上电顺序的；你应该是TOP上没打这个PIN。 ...

我搜了下，没有POC的这个东西

李幕白

1.检查IO PAD的版本是否正确
2.检查IO PAD的 PIN的连接线是否有接错
3.BOX IO PAD  进行LVS

andyfan

暖沐 发表于 2024-2-1 10:52
我搜了下，没有POC的这个东西

我只是说类似，不一定叫这个名字，你要看你用的哪家IO的，然后看哪家的文档；我说POC，是因为TSMC的叫POC，如果换SMIC，可能就叫一个其他的名字。

需要有一个专门提供类似信号的IO，整个IO才构成完整。

llllemon

是不是蛇形电阻不识别，在Lvs options里勾上RC试试

发散性思维

是不是这两个电阻接的PAD反了？

alice_xyf

感觉是电阻接反了