SDM中积分器运放的输入虚拟地的跳动如何减小

jcxwzy

咨询一下，积分器中运放的输入端应该等效虚拟地，但是仿真出来是会存在百uV的跳动，个人觉得这个会影响有效位数，有什么办法可以减小这个ripple跳动？


如下图所示。共模电平设置在1.3V左右，在S/H环节共模电平会有800uV的跳动，应该会影响电荷转移的精度，有什么办法可以减小这种现象？提高运放的增益是否会有效果？

sea11038

看看是不是输入信号共模和运放共模电压有差异，或者CMFB电路有问题。如果运放CMRR高的话问题不大。

jcxwzy

   

sea11038 发表于 2024-1-31 09:55
看看是不是输入信号共模和运放共模电压有差异，或者CMFB电路有问题。如果运放CMRR高的话问题不大。 ...

你好，信号输入共模设置的1.5V，运放共模设置的1.3V左右，差异肯定是存在的；CMFB对输入共模有影响不？

sea11038

看了你另外发的帖子，已回复，觉得可能是共模反馈的问题，先把共模反馈电路搞定了再看看，或者运放的输入、输出共模是否不一致的原因。