一些设计感想体悟

siri

首先在讲global variation的时候我们会提及lot to lot，wafer to wafer，die to die的概念。一张wafer上会划分出很多die，那么一个lot可以类比一个花篮，一个花篮里可能会有22~23张（也有12张的）。那么实际上在工艺制造的时候会同一批次里的相互之间的lot to lot，wafer to wafer，die to die的process偏差不会很那么大（就global variation而言）。global variation 实际上是process only。在hspice使用手册上原话为the same random value for all elements that share a common model changes a specified parameter。在其中只能看到会有一个process决定的偏差。实际上global variation是一个时间长的，总会出现的类似于比如会影响电路老化一类的全局偏差，是process only。但由于是同一批次出来的东西，那么在生产过程中，例如栅氧层厚度就是同向偏差，同一批次较薄或同一批次较厚，这样是影响我们的工艺角的，产生snfp，ss等区别。这种variation是同向的一种偏差。这种同向的偏差可以类比于一种共模信号。这种偏差是相对的，same random value，因此这种偏差我们可以通过架构去把这种variation消除掉，比如差分对管可以消除这种同向的偏差，它没法消除差模并且会放大，但是可以消除global variation的影响，运放的作用在此体现无疑。
那么local variation又是什么东西呢。在hspice上具体描述为a difference random value for each element changes the special parameter。描述的不够具体，用另一个词更能描述这个东西，mismatch。它是对于同一片die上不同位置的同一器件的varition。具体来说就是具现为un，cox，vth等一系列参数上会有随机的不同向的差异，类似于差模信号，这种我们架构是cancel不掉的，只能通过去修改一下过驱动电压或者增加面积去给他稍微修正一下，但在权衡面积以及gm等因素时势必要舍弃一些精度，剩下的随机不同向variation是一种概率密度函数一个sigma的随机不同向variation，那么这种variation是绝对性的无法cancel掉的variation。这时候如果这种variation太大了就会对我们的电路的精度产生影响。这时候我们会选择trim的方式去给它尽量的消除一下这种variation。trim的方式是多种多样的，电源类fuse或者数字网络修调等，对于flash一类的来说是非易失性chip，内部修调config即可。方式是多种多样的，在设计的时候则最注意step如何设计。要求中心值为1.3v，step为15mv，则limit就是要求为正负7.5mv（精度上下7.5mv，step15mv），现在测得total variation为180mv，那么我们就做能覆盖掉这个variation的trim范围，可以抓一些margin，limit也可以抓一些margin。由variation范围得到能trim的范围，依据范围设计step为多少进而设计精度。

gala8

收藏了