在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 753|回复: 3

[求助] sigma delta ADC的比特流输出不正常

[复制链接]
发表于 2024-1-26 15:24:07 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
最近搭了一个ciff的sigma delta ADC,但是跑出来的bit流在两个输入信号差距比较大的时候,输出的bit流就不正常了
微信图片_20240126152317.png
发表于 2024-1-26 15:36:22 | 显示全部楼层
CIFF架构?环路应该在振荡了吧
发表于 2024-1-26 16:06:43 | 显示全部楼层
看起来是输出饱和了,往前查一下各级积分器的输出值吧,饱和了需要重新对系数进行选取
发表于 2024-1-26 22:57:01 | 显示全部楼层
饱和了啊,建议多看看理论再做电路思路会比较清晰
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 18:29 , Processed in 0.017349 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表