formality对比综合后网表和布线后网表

kyaaaa · 发表于 2024-1-22 11:29:36

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 kyaaaa 于 2024-1-23 10:34 编辑

请问用formality对比综合后网表和布线后网表，是都要吃db文件，不用定义RTL路径、文件对吧？想问下为什么吃布线后网表时很多对不上（但不是所有都对不上）？是db文件或者网表有问题吗

登录/注册后可看大图

nirvana_pear · 发表于 2024-1-22 13:52:13

要吃db进link library

kyaaaa · 发表于 2024-1-22 13:57:03

本帖最后由 kyaaaa 于 2024-1-23 10:33 编辑

nirvana_pear 发表于 2024-1-22 13:52
要吃db进link library

没事了解决了，重新编辑了，感谢~

kyaaaa · 发表于 2024-1-22 13:59:34

nirvana_pear 发表于 2024-1-22 13:52
要吃db进link library

主要我不是pr后网表里所有的都没连上，而是有一些是连上的。而且以前跑别的没出现过吃了db还没连上的情况

kyaaaa · 发表于 2024-1-22 14:01:50

本帖最后由 kyaaaa 于 2024-1-23 10:33 编辑

nirvana_pear 发表于 2024-1-22 13:52
要吃db进link library

没事了解决了，感谢~

hamandu · 发表于 2024-1-22 14:43:14

你要看这些link cell都是啥东西，如果是memory、IP、stdcell这些，那肯定是要吃db的呀

kyaaaa · 发表于 2024-1-22 14:45:18

hamandu 发表于 2024-1-22 14:43
你要看这些link cell都是啥东西，如果是memory、IP、stdcell这些，那肯定是要吃db的呀
...

hi 我就是吃了db文件，报出了这些错

hamandu · 发表于 2024-1-22 15:15:01

缺少的这些是stdcell、memory和IP吗？如果是，那看看link_library是不是设置的不对
n2n formal一般不会缺少design文件

xuxiuliv · 发表于 2024-1-22 15:49:03

我遇上过类似的问题，读rtl的时候，因为rtl调用了cell，误把tech.v一起读进去了。你可以看看你是不是这个问题。

kyaaaa · 发表于 2024-1-23 10:32:24

hamandu 发表于 2024-1-22 15:15
缺少的这些是stdcell、memory和IP吗？如果是，那看看link_library是不是设置的不对
n2n formal一般不会缺少 ...

解决了，我这个布线后网表STD cell混用了SVT和LVT，所以需要把LVT相关的db文件添加进去跑FT，就成功了，谢谢！

[解决] formality对比综合后网表和布线后网表