芯片封装打线过程中的静电防护类型和等级

渡渡

有没有大佬了解，芯片封装打线过程中的静电防护类型和等级

虚无之泡

插眼

copper_hou

Wire bonding：CDM （Charged Device Model）ESD，ie Charged dies discharged to grounded bonding wire. ESD sensitivity level is determined by wafer designs.

渡渡

copper_hou 发表于 2024-1-19 08:33
Wire bonding：CDM （Charged Device Model）ESD，ie Charged dies discharged to grounded bonding wire.  ...

那一般封装厂在打线的时候，CDM能控制在多少V呢？只有知道了他们的CDM水平，芯片的ESD释放通路能力才能设计啊。

copper_hou

渡渡 发表于 2024-1-19 09:20
那一般封装厂在打线的时候，CDM能控制在多少V呢？只有知道了他们的CDM水平，芯片的ESD释放通路能力才能设 ...

理解有误。

芯片（Chip）的ESD敏感度是由wafer的线路设计+wafer Fab制程工艺水平+chip封装线路设计+芯片封测工厂制程工艺水平综合决定的。不同设计的芯片ESD敏感水平各异，不同fab、不同封测厂代工的同款芯片也会有ESD敏感度差异。
具体到芯片封装厂的wire bonding工序，直接拿die去做FI-CDM敏感度测试即可确认其ESD敏感度。