在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1364|回复: 3

[求助] 关于VerilogA在cdf中的参数修改

[复制链接]
发表于 2024-1-16 19:16:24 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
自己新建的想要直接在原理图上修改每次都要选择veriloga才能修改,但是rfLib里面直接在默认的use filter tool的情况下就有参数可以修改了,这是怎么设置的呢?
QQ截图20240116191543.jpg
 楼主| 发表于 2024-1-16 19:30:09 | 显示全部楼层
每次发发帖子问问人就能莫名其妙自己找到答案,一开始删掉这个display condition里面的东西是不生效的,结果得重启软件才行,问题解决。关于这个条件也在某个手册里找到了答案,就是说如果添加了这个条件你要simulation用了他才会显示的意思吧。
1.jpg
2.jpg
3.jpg
发表于 2025-2-7 15:45:17 | 显示全部楼层
删除后,重启软件,又有了呀,还是不行啊
发表于 2025-2-7 17:17:16 | 显示全部楼层
在CDF Layer菜单栏,选中Base,并删除“Display Condition”栏的信息(注意不要选Effective,这样并不能彻底删掉这些信息)
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-23 03:29 , Processed in 0.016652 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表