关于VerilogA在cdf中的参数修改

ETF6688

自己新建的想要直接在原理图上修改每次都要选择veriloga才能修改，但是rfLib里面直接在默认的use filter tool的情况下就有参数可以修改了，这是怎么设置的呢？

ETF6688

每次发发帖子问问人就能莫名其妙自己找到答案，一开始删掉这个display condition里面的东西是不生效的，结果得重启软件才行，问题解决。关于这个条件也在某个手册里找到了答案，就是说如果添加了这个条件你要simulation用了他才会显示的意思吧。