版图进行LVS验证出现ERC的check gate_float错误是什么原因？

!!!!!! · 发表于 2024-1-14 12:06:17

您需要登录才可以下载或查看，没有账号？注册

x

登录/注册后可看大图

补充内容 (2024-1-22 17:04):
LVS验证通过了，该接的点都接了，pin角也没有错误，是为什么呢，之后画其他原理图也有同样的问题，求解答

THU_jzx · 发表于 2024-1-14 16:28:15

使用软连接了吗？看看lvs option里的connection设置有没有把connect by name关闭

haydnzhang · 发表于 2024-1-15 08:42:37

底層可以不用管它。只是提示你沒有接出去。到了TOP要看下真的是懸空。

ZN0001 · 发表于 2024-1-15 09:10:17

提示你的poly悬空了，在基本单元不用管，在顶层你得注意

note30933 · 发表于 2024-1-15 10:34:53

谢谢

!!!!!! · 发表于 2024-1-16 15:30:38

ZN0001 发表于 2024-1-15 09:10
提示你的poly悬空了，在基本单元不用管，在顶层你得注意

有什么解决办法吗？poly接了到M1的通孔不可以吗?

ZN0001 · 发表于 2024-1-16 19:35:00

!!!!!! 发表于 2024-1-16 15:30
有什么解决办法吗？poly接了到M1的通孔不可以吗?

这个只有接到源漏上才可以

[求助] 版图进行LVS验证出现ERC的check gate_float错误是什么原因？