在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 669|回复: 4

[求助] 关于器件过冲问题

[复制链接]
发表于 2024-1-8 19:30:30 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
使用两种不同的TLP系统对同一个器件进行设计,为什么vf-TLP系统测得的 “过冲” 小,而TLP系统测得的 “过冲 ”大一点呢?
下图是我在最近一篇论文上看到的数据图片:


vf-TLP系统测的数据

vf-TLP系统测的数据

TLP系统测的数据

TLP系统测的数据
发表于 2024-1-9 01:46:01 | 显示全部楼层
估计建模不同?
发表于 2024-1-9 01:51:00 | 显示全部楼层
在分布电容和原阻抗的差异
发表于 2024-1-10 17:16:01 | 显示全部楼层
这个确实挺反常,正常来说上升沿越陡峭过冲越严重。我更倾向与它的这个Bi-PNP存在一定的RC或者GC触发特性,使其在面临快速的瞬态脉冲时更快开启,降低过冲。
我看过的另一篇文章里的这一张图片则暗示vf-TLP的电压过冲是要比TLP更严重的。


1704877793865.png
发表于 2024-3-12 23:33:35 | 显示全部楼层
俺是来学些的
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-1 03:42 , Processed in 0.027031 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表