bcd工艺实现高压差间的开关

swp24551 · 发表于 2023-12-29 17:30:35

图中的开关有没有可能通过BCD工艺实现？

andy2000a · 发表于 2023-12-29 17:55:02

输入VGS 多少?? 20v VGS VDS=ˋ40v ? , 但switch 2端 40v ?

LDMOS 主要是 drain 耐高压 , 你需 LDMOSsource 端40v , LDNMOS 的 source 端 0v , LD_PMOSdrain 接 + LD_NMOS drain ,

这样输出端点可0~ 40v , 至于ld pmos VGS 就 40 – 20v 的 gate clamp .

swp24551 · 发表于 2023-12-29 18:03:56

LDMOS 的VGS只有5V。。。。。。。

hanstein · 发表于 2023-12-29 23:04:44

0->40V: LDNMOS 的 Drain
20V: LDNMOS 的source

LDNMOS的gate 电压为： 25V（开关闭合），20V（开关打开），需要一个高压地的生成电路。

不知道这样是否可行

swp24551 · 发表于 2024-1-2 16:25:27

hanstein 发表于 2023-12-29 23:04
0->40V: LDNMOS 的 Drain
20V: LDNMOS 的source

不可行，当LDNMOS 的Drain为0V时，会有大漏电。

hanstein · 发表于 2024-1-3 22:34:47

swp24551 发表于 2024-1-2 16:25
不可行，当LDNMOS 的Drain为0V时，会有大漏电。

为啥？

swp24551 · 发表于 2024-1-8 13:39:58

hanstein 发表于 2024-1-3 22:34
为啥？

普通的nmos，栅源相等，漏端低于源端，也会有电流的啊，源漏切换，PN结导通了

[求助] bcd工艺实现高压差间的开关