连续时间sigma-delta建模仿真求助

xiuxiu_vvv · 发表于 2023-12-26 16:06:40

您需要登录才可以下载或查看，没有账号？注册

x

我搭建好一个3阶单环1bit的CTSDM，用了FIRDAC，但是仿真的时候发现积分器的输出波形不对，并且超出范围，想问一下这个波形是什么原因导致的？

登录/注册后可看大图

xiuxiu_vvv · 发表于 2023-12-26 16:08:35

这个是VerilogA模型

xiuxiu_vvv · 发表于 2023-12-26 20:31:15

改正了一部分，电路有连线错误，但是输出波形还是不对

wente · 发表于 2023-12-26 20:35:52

DAC是连接到哪个节点的

xiuxiu_vvv · 发表于 2023-12-26 20:48:14

wente 发表于 2023-12-26 20:35
DAC是连接到哪个节点的

有两个DAC，分别连到第一个积分器输入端和第三个积分器输入端

wente · 发表于 2023-12-27 11:11:08

xiuxiu_vvv 发表于 2023-12-26 20:48
有两个DAC，分别连到第一个积分器输入端和第三个积分器输入端

不知道你的系数是怎么样的，感觉是你连接到第三级积分器虚短点的DAC的系数有问题

[求助] 连续时间sigma-delta建模仿真求助