在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 1274|回复: 2

[求助] 使用lec检查rtl和综合网表的一致性的问题

[复制链接]
发表于 2023-12-15 15:29:42 | 显示全部楼层 |阅读模式
悬赏36资产已解决
主要是因为综合时自动插入了clock_gate,导致lec检查时出现了 non-equivalent,请问这种问题该如何解决呢,主要是想通过手动的方式给它整成equivalent的

最佳答案

查看完整内容

加上这个就可以了:set_flatten_model -gated_clock
发表于 2023-12-15 15:29:43 | 显示全部楼层
加上这个就可以了:set_flatten_model -gated_clock
回复

使用道具 举报

 楼主| 发表于 2023-12-18 10:13:55 | 显示全部楼层


   
kk2009 发表于 2023-12-16 11:07
加上这个就可以了:set_flatten_model -gated_clock


好的,谢谢,我试一下
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-11 15:25 , Processed in 0.016013 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表