M1maximum density (%) in 125um *125um window with step size 62.5um is 85%以及
M1 maximum density(%) with 840um*840um window is 70%
以下是我版图部分的截图
图中全部都是M1金属,可以看到M1金属密度明显不可能达到85%,但DRC依旧报错,请问是什么原因?
图片中外围的模块都是一些数字电路子模块,内含一些晶体管;中间都是一些M1金属一列列的走线,除M1外没有其他层。
是不是我对density的理解有什么误区呢?