关于virtuoso中频谱分析的问题

jcxwzy

                               
登录/注册后可看大图

  

                               
登录/注册后可看大图

左图是使用hanning窗作FFT，右图是矩形窗作FFT；

然后矩形窗的结果更接近实测结；

两者的THD差异不大，也可作为参考，但是SINAD相差较大，窗口也有提示这个SINAD也有可能人为偏高，这个是什么原因导致的？是采样点数过少不？

kwankwaner

说明有频谱泄露吧，hanning能压旁瓣所以好一点，你实测也用hanning看呢

sea11038

如果仿真没有频谱泄漏的话，还是矩形窗更可靠。你可以对比两图所列的signal power和noise floor两项，hanning窗分别衰减了约0.79dB和4dB，对噪底的衰减更大。比较奇怪的是左图FFT结果SINAD还能比SNR高？

jcxwzy

sea11038 发表于 2023-12-13 09:41
如果仿真没有频谱泄漏的话，还是矩形窗更可靠。你可以对比两图所列的signal power和noise floor两项，hanni ...

这个我试了下，hanning窗默认设置signal bin是1，我想应该改成3，然后signal power就变差了，也会出现底下的那一行红字；如果是默认值的话signal power和矩形窗是相接近的，奇怪的是signal bin为啥会是1；

用UPV实测芯片分别用了矩形窗与hanning窗，差异还是很明显，矩形窗会差很多；

sea11038

jcxwzy 发表于 2023-12-13 09:58
这个我试了下，hanning窗默认设置signal bin是1，我想应该改成3，然后signal power就变差了，也会出现底 ...

jcxwzy

sea11038 发表于 2023-12-13 10:29

多谢，不过从hanning窗的定义上来看，不应该是3个bin对应signal的power嘛？

alex.gaoding

仿真用了相干采样就不要加窗了，如果加窗差距巨大肯定有问题；实测肯定要加窗吧，不然怎么解决频谱泄露，实测怎么实现严格的相干采样？总会差一点的吧

jcxwzy

alex.gaoding 发表于 2023-12-14 07:34
仿真用了相干采样就不要加窗了，如果加窗差距巨大肯定有问题；实测肯定要加窗吧，不然怎么解决频谱泄露，实 ...

都是要加窗的，不然带外噪声会卷积进带内会导致结果变差，尤其是SDM这种输出频谱，带内带外噪声差异大的情况；

cys114514

jcxwzy 发表于 2023-12-13 11:10
多谢，不过从hanning窗的定义上来看，不应该是3个bin对应signal的power嘛？

signal bin=1 代表的是信号bin左右两边各再计算一个bin进来，你再看看楼上老哥发的那个说明吧

jcxwzy

cys114514 发表于 2023-12-22 10:27
signal bin=1 代表的是信号bin左右两边各再计算一个bin进来，你再看看楼上老哥发的那个说明吧
...

好的，明白