在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3432|回复: 32

[资料] Vitis Unified 2023.2

[复制链接]
发表于 2023-12-8 15:10:37 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x

自官网下载的完整压缩包,共104GB(如不需要Versal及相关器件,单独下载Vivado+Vitis安装文件约38GB)
AMD Vitis 软件平台 2023.2 版本发布 | 电子创新网赛灵思社区 (eetrend.com)
Vivado ML 2023.2 What's New

Device Support production-ready:

  • Versal HBM: XCVH1742 and XCVH1782
  • Versal Premium: XQVP1502, XQVP1202 and XQVP1402

Synthesis & Implementation
  • Increase performance of designs in Versal Premium and Versal HBM devices with automatic place & route of SLR crossings
  • Faster device image generation with multi-threaded support

IP Integrator
  • New GUI window added for address path visualization from source and sink for Versal devices in IPI
  • Manually Assigned Address Locking Capability in BDs (IPI)

Dynamic Function eXchange
  • Improved visualization for DFX floorplans in Versal devices
  • Added support for Tandem+DFX in the same design for Versal Monolithic devices
  • Expanded support for Tandem Configuration for Queue DMA IP in UltraScale+ devices

Debug & Simulation
  • Vivado XSIM VCD support for SystemC users
  • Adding STAPL file support for UltraScale+ devices
  • Third-party simulator support updates

Vitis  2023.2 新增功能


AI 引擎新增DSP库函数
  • 混合基 FFT
  • 离散傅里叶变换 (DFT)
  • 通用矩阵向量乘法 (GEMV)
DSP函数API新增支持
  • FFT IP支持cint32 twiddle数据类型
  • Radix-4 FFT API支持cint16
  • API中实现了矢量化的“fix2flt”和“flt2fix”
AIE-ML提供的最新API支持
  • API现在在sliding_mul() 函数支持int32/cint32数据类型
  • API现在在sliding_mul() 函数支持<float> 数据类型
  • 支持稀疏矩阵乘法所需的所有AIE API routine均已提供













  • AIE编译器现在可支持使用2D及3D阵列作为输入和输出
  • Vitis分析器现在可生成指导报告来调整FIFO大小
  • 最新支持多线程仿真器内核及值更改转储 (VCD) 分析器加速
  • 可外部对接MATLAB环境和Python流量生成器
  • AXI Stream模型改进,可支持PLIO对齐中的空/等待周期
  • 设计规则检查Design Rule Checking改进








Vitis 分析调试工具
  • 通过高速调试实现AI引擎跟踪卸载
  • Vitis环境支持NoC及硬DDRMC profiling。
  • Vitis工具现在支持VEK280和Alveo™ V70 AI推断加速卡的AIE-ML跟踪




Vitis Model Composer
AI 引擎模块更新
  • 支持将AIE-ML graph作为模块导入Vitis Model Composer
  • 新增DSPlib函数,以在Vitis Model Composer中实现AIE和AIE-ML
  • AIE仿真器可绘制输出Simulink® 工具的内部信号
HLS 内核模块更新
  • 自动生成test bench
  • HLS内核模块支持的数据类型范围扩充
Vitis Model Composer和Vitis工具的整合
  • 直接从Vitis Model Composer生成.xo和libadf.a文件
其它功能增强
  • 支持MATLAB® 工具版本:R2021a、R2021b Update 6、R2022a Update 6、R2022b
  • 附加拓扑支持用于硬件验证流程
  • GitHub 提供最新示例辅助资料









  • HLS组件并入新Vitis Unified IDE
  • 更新Vitis HLS许可证要求
  • 新增代码分析器特性,用于在运行C综合之前获得性能预估
  • AXI 接口功能增强:
    • 支持 HLS AXI Stream side-channels
    • 支持用户可配置的AXI master caching
  • 其它功能增强:
    • 新增代码复杂度报告,用于在C综合过程中识别设计尺寸问题
  • 编译时间缩短:2023.2的编译时间比2023.1平均缩短了20%

Vitis IDE
使用 vitis 命令启动Vitis GUI时默认启动Vitis Unified IDE。要启动传统 Vitis IDE,请运行 vitis --classic。
v++
引入 --freqhz 命令,替代大部分时钟管理命令。使用--freqhz 为 AI 引擎与HLS  component指定时钟,系统工程使用v++ --link 命令
Vitis HLS
xparameters.h 不再包含 DEVICE_ID 定义。改为 BASEADDR定义 。Xilinx官方驱动程序和库已处理此更改。但如果您有旧代码,则需要注意此更改。您需要更改软件应用通过 X<DUT>_Initialize 和 X<DUT>_LookupConfig 驱动程序函数来对硬件模块进行寻址的方式。
Vitis HLS
ap_int/ap_uint/ap_fixed/ap_ufixed 的初始化行为经过更改,与 C++ 语言内置类型(int、float 等)风格一致。
ap_int<N> A[N]; // uninitialized, both 23.2 and previous releasesap_int<N> B[N] = {0}; // With 23.2, the whole array is initialized \to zero. With previous releases, only the first element is initialized to \zero, other elements are uninitialized. ap_int<N> B[N] = { }; // With 23.2, the whole array is initialized \to zero. With previous releases, it is uninitialized.
Vitis HLS
clib移除原先的qdma_axis<w, 0, 0, 0>,并替换为:
template <std::size_t WData, std::size_t WUser, std::size_t WId, std::size_t WDest>
using qdma_axis = hls::axis<ap_uint<WData>, WUser, WId, WDest, AXIS_ENABLE_ALL ^ AXIS_ENABLE_STRB, false>;
Vitis HLS
在 2023.2 版本中,调度器使用的时序模型更改,使HLS编译器的时序预测与Vivado的匹配更紧密。这导致延迟模型更消极。主要更改包括AXIS串流接口的延迟,以及在流水线中使用复合使能条件控制。鉴于这些更改,原先能够成功满足时序的设计,用本版本得到的latency和II都可能发生更改。
如果设计在以前的HLS和Vivado中能满足时序,那么您可通过pragma或directive添加约束来复原原先的II和时延。您也可以使用 add_clock 或 set_clock 命令降低时钟不确定性。有了更好的HLS时序模型,不确定性能够得到降低。但使用II约束(如果需要,也包括时延约束)能更加稳妥地达成相同目标。
Vitis HLS
现已支持断言。
Vitis 嵌入式软件开发
Vitis Unified流程中引入新概念——系统设备树 (SDT) 。
原先,在Vitis Classic流程中,Vitis工具要求使用HSI API以“AD Hoc“风格直接从XSA中提取硬件元数据,例如,在创建平台时提取处理器类型,在创建BSP时提取IP。在Vitis Unified流程中,在您生成平台时生成SDT。它通过Lopper 框架向Vitis提供硬件元数据。
Lopper框架基于Python,用于从系统设备树中提取系统元数据。Lopper框架API并不向您开放。Vitis Python API(例如平台组件创建)负责调用底层的Lopper框架API。Lopper框架也用于生成xparameters.h和驱动程序初始化文件。
移除MLD/MDD MSS fileset,由YAML和CMake fileset取代。
虽然xparameters.h仍由Lopper Framework生成,但它并不包含DEVICE_ID定义。而是改用BASEADDR 定义。Xilinx驱动程序和库已处理此更改。但使用旧代码的用户需注意此更改。
















补充内容 (2024-7-3 09:50):
下载链接里的提取码只有4个字母。".tar"是另起一行的,是文件扩展名,不是共享链接的一部分

vitis2023.2百度云分享.txt

81 Bytes, 下载次数: 98 , 下载积分: 资产 -2 信元, 下载支出 2 信元

售价: 5 信元资产  [记录]

发表于 2023-12-8 18:41:00 | 显示全部楼层
多谢分享 多谢分享 多谢分享
发表于 2023-12-8 19:47:29 | 显示全部楼层
tai da le, yingpan duima le
发表于 2023-12-8 21:50:03 | 显示全部楼层
多謝。感恩。
发表于 2023-12-11 13:19:45 | 显示全部楼层
Thanks
发表于 2023-12-11 13:22:38 | 显示全部楼层
Thank you
发表于 2023-12-15 09:26:50 | 显示全部楼层
请问带破解的license吗
发表于 2023-12-19 19:24:28 | 显示全部楼层
提取码错误???
发表于 2023-12-20 03:59:58 来自手机 | 显示全部楼层
谢谢分享
 楼主| 发表于 2024-1-26 10:03:46 | 显示全部楼层


flyboy 发表于 2023-12-15 09:26
请问带破解的license吗


不带。这是官网原版压缩包。破解继续用以前的就行

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-19 07:05 , Processed in 0.028117 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表