在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: newlayout

[求助] GPIO共漏输出的N管漏端和输出端接了个小电阻的作用是啥?

[复制链接]
 楼主| 发表于 2023-12-18 16:56:39 | 显示全部楼层


kevin531904 发表于 2023-12-9 14:01
考虑把下管NMOS做大,同时做成总线(N整数)的形式,电阻也是对应总线形式,这样每一个单独的 NMOS上串联 ...


老哥您好,您知道底下的NMOS驱动管为什么要按照ESD RULE的画法去画吗?用ESD RULE画法的话,要不要在漏级上加SAB层啊。
发表于 2024-1-10 09:39:27 | 显示全部楼层


newlayout 发表于 2023-12-18 16:56
老哥您好,您知道底下的NMOS驱动管为什么要按照ESD RULE的画法去画吗?用ESD RULE画法的话,要不要在漏级 ...


能见着ESD的地方,又没有电阻在前面阻挡,MOS都需要参考ESD RULE处理。需要加SAB
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 14:51 , Processed in 0.014450 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表