setup违例总是贯穿始终

杰伦小迷弟

从placement开始就一直存在输出端口path的setup违例，由于做CTS的时候选择的时钟参考驱动能力比较低导致越做setup违例越大，想问下各位大佬我能不能改一下floorplan的时候读入.v文件生成的INV，把驱动能力提上去从而改善一下。set clock references我也已经调高了驱动能力，但是set还是只有略微改善，还是有0.55n秒的负slack

卷芯菜

我也不是很会，说下我的想法
1.你的违例应该是在pr工具里面看的吧，一般是不准确的，特别是place 连时钟都没有。如果是io相关违例影响了做树的话，建议先把io相关的设成false path完成pr，然后去pt里面看下结果。
2.需要确认下，sdc 里面关于IO的相关约束是否合理。

king-wa

   

卷芯菜 发表于 2023-11-29 11:24
我也不是很会，说下我的想法
1.你的违例应该是在pr工具里面看的吧，一般是不准确的，特别是place 连时钟都 ...

正解

Lotusy

看看这条路径是否设计的有问题？

zhh124

reg2out path，没做tree， reg这边clock latency是0，做了tree， reg这边clock latency>0，所以cts之后setup变差，一般来说做了tree之后这个output port上也要附加一个clock latency值timing才合理，一般前端大致看一下，没什么特别要求就放掉了

杰伦小迷弟

   

卷芯菜 发表于 2023-11-29 11:24
我也不是很会，说下我的想法
1.你的违例应该是在pr工具里面看的吧，一般是不准确的，特别是place 连时钟都 ...

谢谢大佬