关于可编程晶体振荡器系统架构

猪儿虫饲养员

小弟最近在做晶振方向研究，现在遇到一个疑惑，求各位大佬解惑。
对于常规晶振来说都是由石英谐振器得到一个频率较低的基准，稳定性较好，典型为1M，经过锁相环倍频得到远高于基准频率的输出，在我理解，晶振芯片内的PLL是用于倍频功能，外加一个环路滤波器滤除低频分量。但，如果输入基准频率就较高如335M，而只需要1-335M的输出，这样子的系统该如何架构？还有用锁相环的必要吗？是否只需要用分频器就能做？

猪儿虫饲养员

顶！！！

kkchao

你能做一个任意整数（小数），输出50%占空比的分频器吗

kkchao

这种内置PLL的可编程晶振其实还是有些应用限制的，某些应用还需要用定制固定频率谐振器的方式。

猪儿虫饲养员

kkchao 发表于 2023-11-27 11:34
你能做一个任意整数（小数），输出50%占空比的分频器吗

任意整数应该是有技术能实现的，占空比，分频后也可以通过电路调整。

猪儿虫饲养员

kkchao 发表于 2023-11-27 11:37
这种内置PLL的可编程晶振其实还是有些应用限制的，某些应用还需要用定制固定频率谐振器的方式。 ...

当然是定制的最好，但是货期长，不灵活，现在趋势还是做可编程的空白片吧。
现在问题就是我需要用一个335M晶振的基准，去做1-335M输出的振荡器，我感觉是不需要用锁相环去做吧，但是又不确定。

nanke

小数分频jitter很大。如果335M整数分频就能满足输出，那不用pll只接任意整数分频器很省事。

猪儿虫饲养员

nanke 发表于 2023-11-27 13:58
小数分频jitter很大。如果335M整数分频就能满足输出，那不用pll只接任意整数分频器很省事。 ...

要求输出是1-335M任意频率，所以小数分频必须做。
目前想法就是SDM，加可编程整数分频器，就是不知道系统是否还需要加什么模块。

nanke

猪儿虫饲养员 发表于 2023-11-27 14:14
要求输出是1-335M任意频率，所以小数分频必须做。
目前想法就是SDM，加可编程整数分频器，就是不知道系统 ...

SDM的jitter很大，怎么处理呢，如果搬移到高频，对没接PLL来滤掉高频的客户，也用不了。

猪儿虫饲养员

nanke 发表于 2023-11-28 10:15
SDM的jitter很大，怎么处理呢，如果搬移到高频，对没接PLL来滤掉高频的客户，也用不了。
...

是的 我也发现这个问题了 目前有个想法是把分频器改为数字倍频器，在看相关资料