A Calibration-Free Fractional-N Analog PLL

kuxuanxinzai

好文值得分享。
文章标题：A_Calibration-Free_Fractional-N_Analog_PLL_With_Negligible_DSM_Quantization_Noise  
文章来源： IEEE JSSC 2023 VOL.58 , NO.9

这篇文章解决了小数分频SDM噪声贡献的问题，精华都在下面这张图片中。

这篇文章主要实现了：
1. SDM 的工作频率提升到N=6倍，参考时钟频率不变，PD 输出多level pulse 达到等效使用6倍参考时钟频率PD的效果。
2. SDM 的noise 抑制了38.9db ,noise budget 几乎不用考虑SDM 的贡献，环路带宽只需要平衡参考时钟和VCO 的贡献就好了。

主要的优点：
1. 参考时钟不需要倍频。
2. 不需要校准，使用R 作为PD 输出多levle pulse ， 电阻的线性度很容易保证 。
3. 可以无缝衔接在type-I 的PLL 上面。

可能应用的局限：
1. 虽然可以无缝使用在type-I的PLL 上面，但是由于电流镜CP 的线性度不太好弄， 对于传统的CP type-ii 并不能直接使用。需要使用有源电路，用电阻作为PD 的输出保证线性度。这样有源电路的噪声和面积又是额外的开销。
2. PD的线性输入范围缩小。

其他还有什么使用局限或者以上有什么不对的地方，欢迎各位讨论指正。

nan123chang

谢谢分享，有原文吗？

kuxuanxinzai

nan123chang 发表于 2023-11-26 14:58
谢谢分享，有原文吗？

原文直接SCI-HUB 或者其他途径可以搜索得到。前面分享原文遇到点问题，这里不分享原文了，免得有版权问题。

jamesccp

2023 JSSC 9月份，David Murphy, Dihang Yang, and Hooman Darabi are with Broadcom Inc
非常值得研究的