veriloga端口变量使用方法说明

2752736153 · 发表于 2023-11-22 16:02:33

登录/注册后可看大图

这个是veriloga模型的端口变量，connect to refnode w/ GMIN是什么意思嘛

nanke · 发表于 2023-11-23 10:03:19

得看下veriloga里面的，和文档前后文，或者你仿真下。大胆猜想，G=di/dv，那么 GMIN=0意味着，阻抗无穷大。

2752736153 · 发表于 2023-11-23 16:16:48

nanke 发表于 2023-11-23 10:03
得看下veriloga里面的，和文档前后文，或者你仿真下。大胆猜想，G=di/dv，那么 GMIN=0意味着，阻抗无穷大。 ...

赞同！我感觉是直接开路，因为这三个是输出端，但是不收敛你知道是什么原因吗

登录/注册后可看大图

nanke · 发表于 2023-11-24 13:51:41

2752736153 发表于 2023-11-23 16:16
赞同！我感觉是直接开路，因为这三个是输出端，但是不收敛你知道是什么原因吗

不收敛原因很复杂，经常碰到，常用解决办法是改testbench，直到收敛。

2752736153 · 发表于昨天 09:10

直接定义即可

[求助] veriloga端口变量使用方法说明