数字后端 std库lef中少阱电位 LVS不通过

huqy · 发表于 2023-11-21 16:08:28

修改一下stdcell cdl

wxsdkgjj · 发表于 2023-11-22 16:54:13

chaihanlin 发表于 2023-11-21 16:03
有4个

查看下cdl中的VPW/VNW的电位PIN有没有实际的连接关系，如果没有就可以删除cdl中的电位PIN，这样LVS就可以过了

wangxuren999 · 发表于 2023-12-1 15:03:30

直接在转出来的TOP CDL里面加上这两个PIN 给上连接关系就行了~

卷芯菜 · 发表于 2023-12-19 11:22:53

要么解决lef ， 1.向厂商要正确的lef 2.用工具基于正确的gds抽lef
要么解决cdl，补上对应的pin信息

wxsdkgjj · 发表于 2024-2-1 17:44:47

chaihanlin 发表于 2023-11-21 16:03
有4个

修改VPW/VNW 为VDD/VSS重新尝试下

[求助] 数字后端 std库lef中少阱电位 LVS不通过