在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: chaihanlin

[求助] 数字后端 std库lef中少阱电位 LVS不通过

[复制链接]
发表于 2023-11-21 16:08:28 | 显示全部楼层
修改一下stdcell  cdl
回复

使用道具 举报

发表于 2023-11-22 16:54:13 | 显示全部楼层


查看下cdl中的VPW/VNW的电位PIN有没有实际的连接关系,如果没有就可以删除cdl中的电位PIN,这样LVS就可以过了
回复

使用道具 举报

发表于 2023-12-1 15:03:30 | 显示全部楼层
直接在转出来的TOP CDL里面加上这两个PIN 给上连接关系就行了~
回复

使用道具 举报

发表于 2023-12-19 11:22:53 | 显示全部楼层
要么解决lef , 1.向厂商要正确的lef  2.用工具基于正确的gds抽lef  
要么解决cdl, 补上对应的pin信息
回复

使用道具 举报

发表于 2024-2-1 17:44:47 | 显示全部楼层


修改VPW/VNW  为VDD/VSS重新尝试下
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-18 15:55 , Processed in 0.012086 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表