在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 848|回复: 5

[原创] 高速DDRX总线系统设计基础知识(3)

[复制链接]
发表于 2023-11-20 12:17:16 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
(5)ODT
ODT即on die termination片上端接,是指将DQ/DQS/DM信号的端接电阻集成到颗粒内部,通过ODT引脚控制这几类信号的端接匹配,从而更好的改善信号质量。ODT端接方式根戴维南端接一样,通过一个上拉电阻Rpu接到VDDQ,通过一个下拉电阻Rpd接到地,其中,Rpd和Rpu为2倍的传输阻抗。作为 一种消除信号反射的端接设计,一方面有效优化了信号因为电阻不匹配导致的反射,另一方面因为上下拉形成了一个直流通路,会增加颗粒的功耗。除此之外,还会导致信号的摆幅变小。

                               
登录/注册后可看大图
使用ODT会使接收端幅度变小的原因如下:
戴维南端接,输出为高电平和低电平时,等效电路如下图:

                               
登录/注册后可看大图
由此可计算,VIN电压计算式如下:
VINH=R2*VCC/(ZH//R1+R2)
VINL=ZL//R2*VCC/(ZL//R2+R1)
输出高电平的时候,因为有下拉电阻,高电平会被拉低,同样的,输出低电平因为有上拉电阻,低电平会被拉高,因此使用戴维南端接时,电压摆幅会减小。

                               
登录/注册后可看大图
DDR4数据信号是POD电平,其ODT只有上拉电阻,没有下拉电阻。


发表于 2023-11-21 20:28:17 | 显示全部楼层
Thanks
 楼主| 发表于 2023-11-22 15:15:53 | 显示全部楼层
微信公众号crystalBai中有整合版本,欢迎大家关注讨论
发表于 2023-12-11 03:53:58 | 显示全部楼层
谢谢
发表于 2023-12-11 04:04:40 | 显示全部楼层
谢谢
发表于 2023-12-11 04:05:52 | 显示全部楼层
谢谢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-19 04:29 , Processed in 0.062038 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表