设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › ESD/EOS和latchup(芯片级) › ESD/EOS讨论区 › GGNMOS中衬底电阻和Vt1、Vt2、Vh的关系解惑 ...
12
返回列表 发新帖
楼主: 陌上苏沫

[求助] GGNMOS中衬底电阻和Vt1、Vt2、Vh的关系解惑

[复制链接]
Wzx_imos
发表于 2023-12-2 20:52:46 | 显示全部楼层


陌上苏沫 发表于 2023-11-30 09:25
该图是《CMOS》集成电路闩锁效应  温德通著   —— 书中P14上的


收到，谢谢
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-21 01:24 , Processed in 0.011747 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表