在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 984|回复: 3

[求助] 有人有Pipline ADC传统 1.5bit/stage冗余位的数学推导文章吗

[复制链接]
发表于 2023-11-16 11:04:16 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
最近在看Pipline冗余位的计算,很多文章都是直接说给出分级,但是没有一篇文章有详细的数学推导,谁有这方便的资料吗
发表于 2023-11-16 15:12:09 | 显示全部楼层
楼主可以参考《CMOS Data Converters for Communications》这本书,里面对冗余位的介绍比较详细,不过是英文的,需要耐心地去读。当然也可以看看附件里面文档,中文的,只是对这本书中关于冗余位章节的翻译。
国内的文章就算了吧,即使文章的作者理解了冗余位的原理,也不愿意写出来,因为在他们眼里,这算是个“技术活”

PIPELINEADC数字纠错原理.pdf

195.44 KB, 下载次数: 46 , 下载积分: 资产 -2 信元, 下载支出 2 信元

 楼主| 发表于 2023-11-16 16:15:23 | 显示全部楼层


wjx197733 发表于 2023-11-16 15:12
楼主可以参考《CMOS Data Converters for Communications》这本书,里面对冗余位的介绍比较详细,不过是英 ...


太感谢了,真的,几乎所有文章都不太详细,就是高速错位相加,没有人说为啥这样可以等于最终的二进制数学计算
发表于 2023-11-16 19:41:27 | 显示全部楼层
kanakna
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 01:17 , Processed in 0.019671 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表