设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › R.Jacob Baker_CMOS Circuit Design, Layout, and Simul ...
12
返回列表 发新帖
楼主: eeusa2005

R.Jacob Baker_CMOS Circuit Design, Layout, and Simulation (Chapt 16

[复制链接]
owen70080
发表于 2011-8-14 23:43:20 | 显示全部楼层
KAN KAN THX
回复 支持 反对

举报

lele_taotao
发表于 2011-11-24 10:55:30 | 显示全部楼层
好书，找了好久了，谢谢，万分感谢。
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

Xiao_Fex
发表于 2012-5-6 09:36:20 | 显示全部楼层
不错！！！！！！！！！！！！！！！！！！！！
回复 支持 反对

举报

dubu113
发表于 2018-4-17 00:32:26 | 显示全部楼层
這是只有一個章節嗎???
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-19 03:17 , Processed in 0.017195 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表