在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 808|回复: 6

[求助] 请问大佬们,设计一个1.6GHz的全数字锁相环,设计流程是如何呢?fpga和asic结和吗

[复制链接]
发表于 2023-11-13 10:52:22 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请问大佬们,如果是1.6GHz的全数字锁相环用ASIC方式是不是需要用candence呢?现在是差不多有DCO、鉴相器、基于mash111的小数分频器的Verilog代码,不太清楚下一步需要做什么,这个在网上没有找到什么模型,初学还不太会,谢谢大家啦

                               
登录/注册后可看大图


发表于 2023-11-13 13:05:46 | 显示全部楼层
走数字流程就行
 楼主| 发表于 2023-11-13 16:17:52 | 显示全部楼层


亻可白 发表于 2023-11-13 13:05
走数字流程就行


谢谢您,只是我看一些论文中好像DCO、TDC这些都用了virtuoso来搭建模型,不太清楚纯数字部分代码怎么和那个软件结合
发表于 2023-11-13 19:47:08 | 显示全部楼层


liuzhuozhuo 发表于 2023-11-13 16:17
谢谢您,只是我看一些论文中好像DCO、TDC这些都用了virtuoso来搭建模型,不太清楚纯数字部分代码怎么和那 ...


对,实际上这部分的模块都是按照模拟电路的设计好了,然后一些控制逻辑例如小数分频、数字滤波器还是要走数字流程DC、ICC后端等,然后把模拟和数字整体的放到一起进行验证
 楼主| 发表于 2023-11-14 10:38:25 | 显示全部楼层


亻可白 发表于 2023-11-13 19:47
对,实际上这部分的模块都是按照模拟电路的设计好了,然后一些控制逻辑例如小数分频、数字滤波器还是要走 ...


非常感谢您,能不能再请问一下,那整体结合的时候是在virtuoso里面一起吗?因为好像FPGA不能仿真到吉赫兹的DCO
发表于 2023-11-14 12:59:30 | 显示全部楼层


liuzhuozhuo 发表于 2023-11-14 10:38
非常感谢您,能不能再请问一下,那整体结合的时候是在virtuoso里面一起吗?因为好像FPGA不能仿真到吉赫兹 ...


对,是要放到virtuoso里来进行联合仿真的,工程量还挺大的
 楼主| 发表于 2023-11-14 14:58:28 | 显示全部楼层


亻可白 发表于 2023-11-14 12:59
对,是要放到virtuoso里来进行联合仿真的,工程量还挺大的


明白了,谢谢您的耐心解答

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-6 08:03 , Processed in 0.019000 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表