在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1428|回复: 15

[资料] CMOS模拟集成电路版图设计与验证:基于Cadence IC 617

[复制链接]
发表于 2023-11-12 16:34:30 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
CMOS模拟集成电路版图设计与验证:基于Cadence IC 617
0987654321.jpg

wp.txt

87 Bytes, 下载次数: 215 , 下载积分: 资产 -2 信元, 下载支出 2 信元

售价: 5 信元资产  [记录]

发表于 2023-11-12 18:10:48 | 显示全部楼层
楼主辛苦了
发表于 2023-11-12 19:04:22 | 显示全部楼层
kanakna
发表于 2023-11-13 08:10:26 | 显示全部楼层
下载看看
发表于 2023-11-15 08:54:01 | 显示全部楼层
谢谢楼主
发表于 2023-11-15 16:24:22 | 显示全部楼层
keyide
发表于 2023-11-15 16:55:38 | 显示全部楼层
提取码错误
发表于 2023-11-29 11:13:22 | 显示全部楼层
kankan
发表于 2023-11-29 15:06:30 | 显示全部楼层
谢谢
发表于 2024-1-17 16:37:40 | 显示全部楼层
感谢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-27 17:03 , Processed in 0.032882 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表