大家做asynchronous SAR ADC时候数字电路部分习惯怎么做

HenrySiImperial · 发表于 2023-11-10 00:07:30

您需要登录才可以下载或查看，没有账号？注册

x

一直都有这个疑问，因为自己做SAR ADC时候目前数字逻辑都是自己手绘搭建，但是不太清楚主流的做法是怎么样，大家都是直接写verilog code synthesize 做SAR Logic吗，还是自己手绘。

diabol · 发表于 2023-11-10 05:37:04

手绘 with well guided signal routing, synthesize area and noise is big

HenrySiImperial · 发表于 2023-11-10 06:29:52

diabol 发表于 2023-11-9 21:37
手绘 with well guided signal routing, synthesize area and noise is big

area确实用code做synthesize没什么优势，noise怎么讲呢，感觉digital 主要是timing没问题就行，请问这里noise指的是什么

关寸舟 · 发表于 2023-11-10 09:33:14

手动画主要是能优化速度和走线位置，高速的SAR还是要手动画的，甚至用TSPC结构，不手画达不到性能要求的，内部速度可能都好几GHz，感觉低速的SAR logic可以用code去综合。

HenrySiImperial · 发表于 2023-11-10 17:38:27

关寸舟发表于 2023-11-10 01:33
手动画主要是能优化速度和走线位置，高速的SAR还是要手动画的，甚至用TSPC结构，不手画达不到性能要求的， ...

这的确是，我个人感觉也是如果设计异步结构的话，用综合的办法出来的结构不管怎么加constraints都很难做到TSPC那种结构

[讨论] 大家做asynchronous SAR ADC时候数字电路部分习惯怎么做