用MAXPlusII烧录时出现的奇怪问题

guanfree

我用Verilog写了一个程序，想把它烧录FPGA里去作个验证。我用的开发板使用Altera的ACEX1K芯片，所以想MAXPlusII下载。综合成功后，我把.edf、.acf、.hex文件都拷贝到MAXPlusII的工作目录下，然后编译，这时，奇怪的问题出现了：Error：node'|lcd:lcd|seg30_sel_3'missing source。我是第一次遇到这样的问题，由于时间紧张，我恐怕自己无法解决它，呼唤高手！！

lizhen7799

    你用什么软件综合啊！！综合得到的edf文件就可以用MAXPLUS来编译和布线啊，你不要把文件拷到MAXPLUSII的工作目录下啊，你这样做是不是你的文件不完整啊！！

guanfree

我把所有的文件都拷到max的工作目录下都没有用，还是出现这个问题。
我用的综合软件是mentor 的Leonardo。