实例化的子模块中代码执行了，但是Formal中不显示行覆盖率

wuyi_51 · 发表于 2023-10-26 16:53:48

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

求大佬解答！
tcl文件中使用的命令是read_file -top mytop -cov line+cond+branch+tgl+cg -format sverilog -sva -vcs {-f ../flist +define+INLINE_SVA ../mytop.sva ../sva/bind_mytop.sva}，采用了Formal的COV APP模式，
问题是所例化的子模块中有1个模块显示行覆盖率100%，其他几个子模块直接没有行覆盖率的那一项，另外顶层也显示100%，追了一下其他子模块是有值传入的，有一个共同点是没显示行覆盖的几个子模块中只用组合逻辑。

wuyi_51 · 发表于 2023-10-26 17:14:35

追加一下，有100%覆盖率的子模块里也有assign语句没被覆盖到，但是结果是100%

[求助] 实例化的子模块中代码执行了，但是Formal中不显示行覆盖率

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2