DCDC 整体仿真输出异常

xulin123 · 发表于 2023-10-24 14:41:20

您需要登录才可以下载或查看，没有账号？注册

x

最近在做DCDC整体仿真的时候，发现环路不正常，输出也异常，有了解的网友帮忙看看，是哪里出了问题

jeager · 发表于 2023-10-24 15:00:57

仿真时间弄长点？

xulin123 · 发表于 2023-10-24 16:03:01

jeager 发表于 2023-10-24 15:00
仿真时间弄长点？

好的，我试一下，有没有可能是逻辑错误导致的？

如下所示RAMP和PWM_ON当前都不正常

xulin123 · 发表于 2023-10-25 18:11:19

自己顶一下

uRoad · 发表于 2023-10-25 22:33:34

刚上电软起还没开始工作吧，ref也没建立，不然ref为啥会掉，仿到软起结束看看

xulin123 · 发表于 2023-10-26 17:03:46

软启的时间是1ms,之前有跑过，正常情况下，软启的过程中，VOUT会缓慢抬高直到设定的电压吧，但是当前VOUT往下掉。

xulin123 · 发表于 2023-10-27 16:25:35

已经解决了，问题出在补偿部分，修正补偿后已经能正常输出了。

[求助] DCDC 整体仿真输出异常