AXI Protocol: separate read and write data channel to enable lost-cost DMA

edalearner

大家好，

AXI协议(具体在1.1 About AXI protocol, 1-2页) 中的这句话看了好几遍，还是很不懂。

因为DMA controller 就是把数据从一个地址块读出来，再写到另一个地址块，因此就需要两套接口。低成本的DMA在这里有什么特别的不同吗？

阿基里奥斯

我也想弄明白这个问题，ARM网站上也找不到信息，我有两个猜测
1. low cost dma，指设计复杂性降低。
  ---> AR                                    ---> AW
   --->R           dma controller     ---->W
                                                  <---B
从结构上看，DMAC读数据只需要处理AR/R通道信号，写数据只要处理AW/W/B通道信号。
而AHB的情况是，DMAC要在统一个Master interface上处理ADDRESS/CONTROL/WDATA/RDATA信号。貌似逻辑设计会复杂一点。
2. 另外一个猜测是，AXI的各通道均为单向，所有这些逻辑通道可以复用到一个或几个物理通道上，减少DMAC出pin的数量。但这个cost只有在DMAC出pin到芯片IO上时才能体现出来。

期待DX们的见解！

hyperpicc

AXI is burst-oriented. A master like DMA just issues Address/Control signals once in a burst. However, an AHB master must keep issuing Address/Control for each data. Indeed AXI helps reduce a DMA design.

Moreover, the AHB and AXI signals are actually uni-directional.