版图的通孔疏密程度对电流的影响

陈喜欢 · 发表于 2023-10-10 16:17:45

您需要登录才可以下载或查看，没有账号？注册

x

请教，版图的通孔疏密程度对电流的影响

522526tl · 发表于 2023-10-10 16:39:16

有via的EM rule的，可以看看厂商提供的DRM资料

石头遇见雪 · 发表于 2023-10-10 16:40:24

一般过大电流，都会人为的将通孔打的稍微稀疏一点，通孔打太密了，金属变脆，也容易翘边，个人理解

waley · 发表于 2023-10-10 17:43:19

學習學習,
但 Foundry 有提供文件說明 current density vs. via space 的關係嗎?
通常只有每個 VIA 的 EM rule

lulu_CAD · 发表于 2023-10-11 10:52:26

我也想学习这个问题

暴躁的兔子 · 发表于 2023-10-11 13:37:35

蹲一下

陈喜欢 · 发表于 2023-10-11 14:19:25

石头遇见雪发表于 2023-10-10 16:40
一般过大电流，都会人为的将通孔打的稍微稀疏一点，通孔打太密了，金属变脆，也容易翘边，个人理解 ...

请教为什么通孔密度大，金属变脆

liaohero · 发表于 2023-10-11 14:35:46

推一下

zengbiao · 发表于 2023-10-11 14:55:20

石头遇见雪发表于 2023-10-10 16:40
一般过大电流，都会人为的将通孔打的稍微稀疏一点，通孔打太密了，金属变脆，也容易翘边，个人理解 ...

这个和打通孔的疏密程度有关么？求解释一下

龙学芯 · 发表于 2023-10-11 15:23:44

石头遇见雪发表于 2023-10-10 16:40
一般过大电流，都会人为的将通孔打的稍微稀疏一点，通孔打太密了，金属变脆，也容易翘边，个人理解 ...

我遇到的，一般的图对面积的要求比较高，所以大的电流线上都是尽可能的多打VIA,\
刚才提到的”通孔太密容易翘边“ 不是太理解，能讲解一下吗

[求助] 版图的通孔疏密程度对电流的影响