在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 881|回复: 6

[求助] 使用spectre格式文件后仿,总是报端口为0的错误

[复制链接]
发表于 2023-9-27 17:18:34 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x



是要去cdf里面设置端口吗,感觉好麻烦啊,每次都要设置,而且设置了有时也报错要重新打开cadence才可以
e42a2aac271f7c35f76d75658f25e6f.png
发表于 2023-10-3 22:43:08 | 显示全部楼层
你应该去模拟那问,界面ade可以仿真吗?
发表于 2023-10-12 17:19:50 | 显示全部楼层
你在生成spectre网表的时候,在option里边有个generate pin order by schematic选项,然后再改CDF
发表于 2023-10-12 17:20:46 | 显示全部楼层
肯定要改的,不然网表提取不对,或者你可以在cofig里边把电路直接换成网表好像也是可以的
 楼主| 发表于 2023-10-13 10:06:50 | 显示全部楼层


rayn_nene 发表于 2023-10-12 17:20
肯定要改的,不然网表提取不对,或者你可以在cofig里边把电路直接换成网表好像也是可以的 ...


好的谢谢您,我在config里面直接选取spectre 好像也要修改cdf 否则好像识别不了端口,spectre好像相较于calibreview大小小了很多,另外想请教下您,我这边calibreview提取Bandgap寄生时似乎会提取重复,导致和spectre后仿结果不一致。不知道您之前遇到过嘛
发表于 2023-10-17 10:46:04 | 显示全部楼层


learnkearn 发表于 2023-10-13 10:06
好的谢谢您,我在config里面直接选取spectre 好像也要修改cdf 否则好像识别不了端口,spectre好像相较于c ...


有的工艺确实会提取两次,你试试在提取的时候别提transient level,提gate level试试,记得加xcell,应该就可以了
发表于 2023-10-17 16:32:23 | 显示全部楼层
根本原因是Design更新了电路,特别是增减了pin, 但是没有更新CDF, 电路更新后重新创建symbol就会自动更新,如果只是前仿真, 有schematic view是没有问题的, 但是对于后仿就不行了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-19 17:43 , Processed in 0.026635 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表