轨到轨的关于输出级class ab的偏置影响求助

SMaxwell

我顶

SMaxwell

再顶（顶上去）

SMaxwell

我顶

SIMNY_YLS

学习一下

qinminchao123

1. 这篇paper‘A Compact Power-Efficient 3 V CMOS Rail-to-Rail Input/Output Operational Amplifier for VLSI Cell Libraries’中，先看图6，输出级M25的偏置就是通过VGS20+VGS25=VGS22+VGS21得到的，VGS是受电流影响的，即电流Ib6，Ib7，Ib5，Ib8决定了输出级的静态电流；

2. 所以现在在看图8，也就是楼主发的图，共模输入电压的变化会导致尾电流源变化，从而M20和M19所在的支路即M12，M14，M16电流就会变化，也就类似于图6中的Ib6和Ib7发生了变化，因此输出级的静态电流就会受到影响；

3. 因此作者提出的改进办法是再用两个额外的电流源，即图9的结构，电流源Ib3和Ib4不受共模电压的影响，而支路M12，M14的电流镜像Ib4的，M16和M18的电流镜像Ib3的，这些电流就都和共模输入电压无关了；

4. 但是图9结构的问题是额外电流源Ib3和Ib4会引入额外的noise和offset，因为current gain=1；所以用了图10的浮动电流源结构，完整结构就是图11；这个浮动电流源的电流是由VGS28+VGS11=VGS22+VGS21决定的，因此也和共模输入电压无关；对于NMOS那边同理.