设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › SR latch verilog-A

发新帖

查看: 1280|回复: 3

[求助] SR latch verilog-A

发表于 2023-9-25 10:35:56 | 显示全部楼层 |阅读模式

10资产

求助该SR latch 的verilog-A代码

登录/注册后可看大图

回复

发表于 2024-9-27 11:01:03 | 显示全部楼层

同求

回复

发表于 2024-10-18 19:56:14 | 显示全部楼层

Thanks!

回复

发表于 2024-10-19 14:54:00 | 显示全部楼层

这东西自己写一个就可以啊 cross clk上升或者下降沿，如果输入为+，输出为1，否则为0

EETOP创芯人才网职位发布入口

回复

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-2-12 04:59 , Processed in 0.023035 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表