为什么寄存器用触发器而不用SRAM

roseiyou

所有教材中都默认触发器比sram快，所以使用触发器做register，而不是使用SRAM做register。

但从结构上看，触发器是使用两个latch，导致可以沿边沿触发，而sram常使用一个6T结构的锁存器，照理触发器比sram使用的mos管更多，线路延迟应该更大才对，为什么实际反而比sram更快呢？
知乎上，
有人说是因为寄存器离cpu近，所以快，那为什么不用少量的sram来当触发器用，让sram离cpu近一点？毕竟面积更小呀。
有人说是因为寄存器少读写电路简单，那也可以使用同样数量的sram，也可以做到读写电路很简单呀。
有人能从电路上解释为什么触发器比6t结构的sram快吗？

andyfan

我是这么理解的，这事要从系统完成的角度去看。
触发器是两个LATCH顺序构成，把读写动作仔细看，也就是分解上升沿传输的这个背后到底怎么运作的看的话，其实是下降沿到上升半个周期把有变化的D写到中间节点，上升沿来的哪半个周期把中间节点传输过去。所以实际的D-Q的延时，相对CLK RISE来说，传输只有后面一个LATCH（而且很多触发器实现，会增加传输门打断环路提高这个速度，就是传输的时候，没有latch的保持竞争）。
6TSRAM的读写，读写的时候，BL/BLB的设置方式完全不同，需要配合其他电路写入读出，而且不可能打断环路，所以读出的稳定性和读出的速度，完全是基于调整两个N管的比例来完成的，何况还有明确加上后一级的电路。

当然，随着存储数量增多，这两者的快慢从系统层面会有变化，但是很少量的情况，一般来说应该是触发器更快。

churchmice

sram的读写你回忆一下，先要做wordline select,然后选bitline,然后再将其中电荷读出来，用sense amplifier放大，这一整套组合拳下来比ff差远了