PLL噪声建模中电源噪声的问题

tanborui123

小弟以前做的PLL噪声建模都没有带上电源噪声，现在新做的PLL有自己独立的电源系统给他供电，噪声仿真必须带上这个电源系统，但是有个问题一直困扰，我们的PLL的LPF交流地是接在VDD上的，那怎么将电源噪声对LPF的输出电压的干扰加入到环路中呢，因为通常我分三个部分进行噪声仿真后再去matlab拟合，LPF+V2I+ICO作为一个部分去仿真噪声的时候，之前都是LPF输入直接用VDC源固定，但是这样显然电源噪声加入到环路中就是错误的，本来LPF接到VDD是想在V2I这边两者的电源噪声抵消，但是如果LPF不用VDC固定的话，该怎么模拟出环路锁定时的状态呢？希望有经验的兄台不吝赐教

q793075567

加个初始电压

knowworlds

电源噪声给到VCO是DJ不是RJ吧。那个你要算Kpush的。不管LPF是对地还是对电源，跑一个CP到LPF的PSRR传输函数。看LPF输出大概有多少mV。再根据VCO的KVCO算出来单频点下的频率调制有多少，换算成DJ是多少。