马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
电路设计工程师有时需要通过版图反向提图网表或者IP网表产生电路,但是virtuoso通过网表产生的电路会比较凌乱(如下图),这时电路设计工程师就需要对电路进行整理和美化。
反向电路
电路设计师对电路进行整理和美化的流程如下:第一步:删除wire线第二步:调整symbol位置或调整形状第三步:接wire线 以上第三步会给电路设计师带来困难,因为symbol的net接线在第一步已经被删除了,但是第三步接线需要保持和删除前一致。在schematic中,选中symbol并按空格键可以快速生成net,但是这种方式只能以symbol的pin名来命名net。 这时就需要通过skill脚本开发来进行第一步操作,实现删除所有wire线,并根据删除前的net name添加symbol的net属性,以加快后续电路的整理和美化。脚本功能达成的效果如下图。
简化电路效果
脚本实现逻辑如下:
- 遍历电路中symbol的id,提取每个symbol的pin的net name和坐标。
- 删除所有wire线
- 遍历电路中symbol的id,根据第1步提取的资料,添加每个symbol的pin net属性。
如有以上需求的电路设计师可以添加我微信(wxqz_2022),可提供加密脚本。
如想学skill脚本编程的工程师可以加我微信进行相关咨询,目前已发布的skill课程如下(以下两个课程属于skill入门课程)[color=rgba(0, 0, 0, 0.9)]课程一:skill基础语法课程 [color=rgba(0, 0, 0, 0.9)]
[color=rgba(0, 0, 0, 0.9)]课程二:API函数应用实例介绍 [color=rgba(0, 0, 0, 0.9)]
skill编程入门课程已可以购买学习,学完就能具备基本的编程能力,有需要的版图工程师请加微信进行咨询。
|